Устройство для вычитания двоично-десятичных кодов

Устройство для вычитания двоично-десятичных кодов

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ВЬИИТАНИЯ ДВОИЧНО-ДЕСЯТИЧНЫХ КОДОВ, содержащее первый и второй одноразрядные двоичные вычитатели, регистр промежуточной разности, триггер, элементы И и элементы задержки, первый и второй входы первого одноразрядного двоичного вычитателя соединены с шинами первого и второго операндов устрой-: ства соответственно, выход разности, первого одноразрядного двоичного вычитателя соединен с входом регистра промежуточной разности, выход которого подключен к первому входу второго одноразрядного двоичного вычитателя , выход заема первого одноразрядного двоичного вычитателя через первый элемент задержки подключен к третьему входу того же одноразрядного двоичного вычитателя и первому входу первого элемента И, второй вход которого соединен с первой шиной синхронизации устройства, а выход подключен к единичному входу триггера, нулевой вход которого соединен с второй шиной синхронизации устройства, единичный выход триггера подключен к первому входу второго элемента И, выход которого соединен с вторым входом второго одноразрядного двоичного вычитателя, выход разности которого соединен с выходной шиной устройства, а выход заема через второй элемент задержки соединен с третьим входом того же одноразрядного двоичного вьмитателя, о тличающееся тем, что, с целью расширения функциональных возможностей путем осуществления вычитания кодов времени, оно содержит блок синхронного ввода комбинированной коррекции, вход которого соединен с третьей шиной синхронизации устройства , а выход подключен к второму входу второго элемента И, причем блок синхронного ввода комбинированной коррекции содержит четырехразрядный регистр сдвига, четырехразрядный двоичный счетчикj преобразователь двоичного кода в десятичный, элементы И и ИЛИ, причем первый вход первого элемента ИЛИ соединен с входом блока синхронного ввода ком- § бинированной коррекции, второй вход (Л первого элемента ИЛИ соединен с выходом старшего разряда четырехразрядного регистра сдвига, первым входом второго элемента ИЛИ и входом четырехразрядного двоичного счетчика, выход первого элемента ИЛИ соединен с входом четырехразрядного регистра сдвига, выход второго разряда которого соединен с вторым входом второго 4 элемента ИЛИ и первым входом третьего элемента ИЛИ, выход третьего четырех:о at) р азрядного регистра сдвига соединен с вторым входом третьего элемента 4 ИЛИ, ВЫХОДЫ:разрядов четырехразрядного д воичИого счетчика соединены с .соответствующими входами преобразователя двоичного кода в десятичный, выход ста ршего разряда которого соединен с шинами сброса четырехразрядного регистра сдвига и четырехразрядного двоичного счетчика, входы четвертого и пятого элементов ИЛИ соединены с выходами соответствующих разрядов преобразователя двоичного кода в десятичный, выходы четвертого и пятого элементов ИЛИ подключены к первым входам соответственно первого и второго элементов И блока синхро

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) А

1(51) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3429752/18-24 (22) 26.04.82 (46) 23.09.83. Бюл. М 35 (72) A.Ã. Кобринский и Л.A . Орлова (53) 681.325.5(088.,8) (56) 1. Авторское свидетельство СССР, )) 595730, кл. G 06 F 7/50, 1976.

2. Авторское свидетельство СССР

Р 693369, кл. G 06 F 7/50, 1977 (прототип) . (54) (57) УСТРОЙСТВО ДЛЯ ВЫЧИТАНИЯ

ДВОИЧНО-ДЕСЯТИЧНЫХ КОДОВ, содержащее первый и второй одноразрядные двоичные вычитатели, регистр промежуточ.ной разности, триггер, элементы И и элементы задержки, первый и второй входы первого одноразрядного двоичного вычитателя соединены с шинами первого и второго операндов устрой-, ства соответственно, выход разности. первого одноразрядного двоичного вычитателя соединен с входом регкстра промежуточной разности, выход кото- рого подключен к первому входу второго одноразрядного двоичного вычитателя, выход заема первого одноразрядного двоичного вычитателя через первый элемент задержки подключен к третьему входу того же одноразрядного двоичного вычитателя и первому входу первого элемента И, второй вход которого соединен с первой шиной синхронизации устройства, а вы- . ход подключен к единичному входу триггера, нулевой вход которого соединен с второй шиной синхронизации устройства, единичный выход. триггера подключен к первому входу второго элемента И, выход которого соединен с вторым входом второго одноразрядного двоичного вычитателя, выход разности которого соединен с выходной шиной устройства, а выход заема через второй элемент задержки соединен с третьим входом того же о)(нораэрядного двоичного вычитателя, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем осуществления вычитания кодов времени, оно содержит блок синхронного ввода комбинированной коррекции, вход которого соединен с третьей шиной синхронизации устройства, а выход подключен к второму входу второго элемента И, причем блок синхронного ввода комбинированной коррекции содержит четырехразрядный регистр сдвига, четырехразрядный двоичный счетчик; преобразователь двоичного кода в десятичный, элементы И и ИЛИ, причем первый вход первого элемента ИЛИ соединен с входом блока синхронного ввода ком- щ

C бинированной коррекции, второй вход первого элемента ИЛИ соединен с выходом старшего разряда четырехразрядного регистра сдвига, первым входом С второго элемента ИЛИ и входом четырехразрядного двоичного счетчика, выход первого элемента ИЛИ соединен с входом четырехразрядного регистра сдвига, выход второго разряда которого соединен с вторым входом второго элемента ИЛИ и первым входом третьего элемента ИЛИ, выход третьего четырехразрядного регистра сдвига соединен с вторым входом третьего элемента

ИЛИ, выходы разрядов четырехразрядного двоичйого счетчика соединены .с,соответствующими входами преобразователя двоичного кода в десятичный, выход старшего разряда которого соединен с шинами сброса четырехразрядного регистра сдвига и четырехраэряд- ) Э ного двоичного счетчика, входы четвертого и пятого элементов ИЛИ соединены с выходами соответствующих раз рядов преобразователя двоичного кода в десятичный, выходы четвертого и пятого элементов ИЛИ подключены к первым входам соответственно первого и второго элементов И блока синхро1043640

10

20 низации ввода комбинированной коррекции, вторые входы которых соединены соответственно с выходом второго элемента ИЛИ и выходом третьего

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных устройствах, работающих в реальном масштабе времени.

Известно устройство. для вычитания двоична-десятичных кодов времени, которое .содержит блоки вычитания кодов десятых долей секунд, единиц секунд, десятков секунд, единиц минут, десятков минут, единиц часов и десятков часов, причем выход заема каждого из этих блоков вычитания подключен к входу заема последующего блока. Это устройство осуществля-. .ет операцию вычитания кодов заданного. и текущего времени, представленных в двоична-.десятичном коде. В устройстве использован параллельный способ обработки информации, когда операция вычитания каждого двоична-десятичнос го разряда кодов осуществляется с помощью отдельного блока вычитания(1).

Недостатком этого устройства является сложность конструкции.

Наиболее близким к изобретению является устройство для вычитания довично-десятичных кодов, которое содержит первый и второй одноразрядные .сумматоры, входной формирователь инверсного кода, блок анализа результата сложения, блок. коррекции и выходной формирователь инверсного кода соответствующими casr3aMH. Блок коррекции содержит элементы И и ИЛИ и регистр сдвига, обеспечивающие формирование корректирующего кода для.правильного выполнения операций вычитания (или сдожения) при переполнении кода в тетрадах. Устройство может испольоваться для выполнения операций вычитания и сложения над числами, представленными двоична-десягичными кодами (2j .

Однако известное устройство не позволяет производить операцию вычитания двоична-десятичных кодов времени, так как этот код является комбинированным, где наряду с кодом тетрад (разряды единиц, десятков, сотен милЛисекунд и разряды единиц секунд, минут и часов)имеет место код триад (разряды десятков секунд и минут), для правильного выполнения операций вычитания которых требуется элемента ИЛИ, а выходы — с соответствующими входами шестого элемента ИЛИ, выход которого является выходом блока синхронного ввода комбинированной коррекции. корректирующий код отличный от кода коррекции тетрад.

Кроме. того, для выполнения только операций вычитания известное устройство обладает некоторой избыточностью функциональных элементов, так как использование, одноразрядных двоичных вычитателей, .которые по структуре аналогичны одноразрядным, двоичным сумматорам, позволяет исключить блоки формирования инверсии на входе и выходе устройства.

Цель изобретения — расширение функциональных возможностей устройства для вычитания двоична-десятичных кодов путем вычитания кодов времени.

Указанная цель достигается тем, что устройство для вычитания двоична-десятичных кодов, содержащее первый и второй одноразрядные двоичные.вычитатели, регистр прамежуточной разности, триггер, элементы И и элементы задержки, первый и .второй. вхо25 ды первого одноразрядного двоичного вычитателя соединены с шинами первого и второго операндов устройства соответственно, выход разности первого одноразрядного двоичного вычитателя

gp соединен с входом. регистра промежу точной разности., выход которого под-.. ключен к первому входу второго адноразрядного двоичного вычитателя, выход заема первого .одноразрядного дво. ичного вычитателя через первый элемент задержки подключен к третьему входу того же одноразрядного двоичного.вычитателя и первому входу пер.вого элемента И,, второй вход которого соединен.с первой шиной синхронизации устройства, а выход подключен к единичному входу триггера, нулевой вход которого соединен с второй шиной синхронизации устройства, единичный выход триггера подключен к первому

45 входу второго элемента И, выход которого соединен с вторым .входом второго одноразрядного двоичного вычитателя, выход разности которого соединен с выходной шиной устройства, а

5р выход заема через второй элемент задержки соединен с третьим входом того же одноразрядного двоичного вычитателя, содержит блок синхронного ввода комбинированной коррекции, 1043640 вход которого соединен с третьей шиной синхронизации устройства, а выход подключен к второму входу второго элемента И, причем блок синхронного ввода комбинированной коррекции содержит четырехразрядный регистр сдвига, четырехразрядный двоичный счетчик, преобразователь двоичного ,кода в десятичный, элементы И и ИЛИ, причем первый вход первого элемента" .

ИЛИ соединен с входом блока синхрон- 10 ного .ввода комбинированной коррекции, второй вход первого элемента ИЛИ соединен с выходом старшего разряда четырехразрядного регистра сдвига, пер-. вым входом второго элемента ИЛИ и 15 входом четырехразрядного двоичного ° счетчика, выход первого элемента ИЛИ соединен с входом четырехразрядного регистра сдвига, выход. второго разряда которого соединен с вторым входом второго элемента ИЛИ и первым входом третьего элемента ИЛИ, выход третьего разряда четырехразрядного регистра сдвига соединен с вторым входом третьего элемента ИЛИ, выходи . разрядов четырехразрядного двоичного счетчика соединены с соответствую-. щими входами преобразователя двоичного кода в десятичный, выход стар-, шего разряда которого соединен с шинами сброса четырехразрядного регист-ЗО ра сдвига и четырехразрядного двоичного счетчика, входы четвертого и пятого элементов ИЛИ соединены с выходами соответствующих разрядов преобразователя двоичного кода в деся- 35 тичный, выходы четвертого и .пятого элементов ИЛИ подключены к первым. входам соответственйо первого и второго элементов И блока синхронного . ввода комбинированной коррекции, вто-4() рые входы которых соединены соответственно с выходом второго элемента

ИЛИ и выходом третьего элемента ИЛИ, .а выходы - .с соответствующими входа« ми шестого элемента ИЛИ, выход которого является выходом блока синхронного ввода. комбинированной кор.рекции.

Код времени не является чисто дво.ично-десятичным кодом, так как наря- у) ду с разрядами тетрад (разряды еди» ниц) в ием имеют место разряды триад (разряды десятков секунд и минут)"и разряд диады (разряд десятков часов)..

Устройство для вычитания таких кодов должно. обеспечивать наряду с коррек-, цией кодов тетрад коррекцию кодов триад. Коррекция кода диады не требуется, так как переполнения в разряде десяткоц часов происходить не может.

Так как при заеме,из старшего де сятичного разряда в действительности переносится число . 16 вместо 6, промежуточный результат вычитания триад должен быть скорректирован б5 (исправлен) путем вычитания из него числа 10 (в .двоичном коде 1010) .

На чертеже представлена функциональная схема предлагаемого устройства. Устройство для вычитания двоичнодесятичных кодов содержит шину 1 уменьшаемого и шину 2 вычитаемого, которые подключены к соответствующим входам первого одноразрядного двоичного вычитателя .3. Выход разности вычитателя 3 через четырехразрядный регистр 4 сдвига соединен с входом уменьшаемого второго одноразрядного вычнтателя. 5, а выход заема P„ соединен с входом Р < того же вычитателя через элемент 6 задержки.

Блок анализа результата включает элементы И 7 и 8 и триггер 9. Первый и второй входы элемента И 7 соединены соответственно с выходом заема Р„ вычитателя 3 и шиной 10 синхронизации, а выход — с единичным входом триггера 9 . Нулевой вход триггера 9 соединен с шиной 11 синхронизации.

Единичный выход триггера 9 соединен с первым входом элемента И 8, второй вход которой соединен .с выходом блока 12 синхронного ввода комбинированной коррекции. Выход элемента И 8 соединен с входом вычитаемого вычи.тателя 5, выход Р„ заема которого через элемент 13 соединен с входом

P„, того же вычитателя, а выход 14 разности W является выходом устройства. Вход блока 12 соединен с шиной

15 синхронизации.

Блок 12 синхронного ввода. комбинированной коррекции. содержит элемент

ИЛИ 16, первый вход которого соединен с шиной 15 синхронизации. Выход элемента ИЛИ 16 подключен к входу четырехразрядного регистра 17 сдвига.

Выход второго разряда регистра 17 сдвига соединен с первыми входами .элементов ИЛИ 18 и 19. Выход третьего.разряда регистра 17 соединен с вторым входом элемента 18 ИЛИ. Выход последнего четвертого разряда регистра 17 соединен с вторыми входами элементов ИЛИ 15 и 19 и счетным входом четырехразрядного двоичного счетчика 20. Выходы первого, второго, третьего и четвертого разрядов счетчика 20 подключены к.соответствующим входам преобразователя 21 двоичного кода в десятичный, выход старшего разряда которого соединен с входами Сброс регистра 17 и счетчика 20.

Входы элемента ИЛИ 22 формирования сигнала ввода коррекции тетрад и вхо-. ды элемента ИЛИ 23 формирования сигнала ввода коррекции триад соединены с соответствующими выходами преобразователя 21. Выходы элементов ИЛИ 18 и 22 соединены соответственно с пер .вым и вторьм входами элемента И 24.

1043640

Выходы элементов ИЛИ 19 и 23 соединены соответственно с первым и вторым входами элемента И 25. Первый и второй входы элемента ИЛИ 26 подключены соответственно с выходам элементов И 24 и 25, а выход элемента ИЛИ

26 соединен с вторым входом элемента И 8 блока анализа результата.

Устройство работает следующим образом. l0

С началом операции вычитания по шинам 1 и 2 на вход вычитателя 3 начинают поступать коды младших тетрад уменьшаемого и вычитаемого младшими разрядами вперед. На выходе вычитателя формируется промежуточная разность

Wg и заем P по правилу двоичного выI( читания.

Операция последовательного вычитания одного десятичного разряда кодов осуществляется в течение четырех 20 тактовых импульсов, по окончании которых промежуточная разность оказывается записанной в регистре 4 (поступление тактовых импульсов на регистр 4 не показано). Промежуточная 25 разность задерживается в регистре 4 с целью определения необходимости ее коррекции. Необходимость проведения коррекции выявляется элементами 7-9.

Через каждые четыре тактовых импульсаЗ0 по шинам 10 и 11 соответственно поступают синхросигналы Т и Т ., причем первым поступает сигнал Т<, который устанавливает триггер 9 в исходное состояние, а затем поступает сигнал у

Т, с помощью которого выявляется заем иэ следующего десятичного разряда (в дальнейшем такой заем мы будем называть межразрядным) ° При наличии межразрядного заема сигнал Т через элемент.И 7 устанавливает триггер 9 в состояние 1 . Таким образом, к моменту поступления следующих четырех тактовых импульсов элемент И 8 оказывается открытым, что обеспечивает в дальнейшем одновременное по- 45 ступление на входы уменьшаемого вычитателя 5 кода промежуточной разности из регистра 4 и кода. коррекции из блока 12 соответственно. Вычитатель

5 выполняет операцию вычитания этих кодов и на его выходе Ик формируется правильная разность.

Если в момент поступления сигнала Т межразрядный заем отсутствует, код коррекции на вход вычитаемого не поступает и код из регистра 4 проходит на выход 14 вычитателя 5 без изменения. Блок 12 синхронного ввода комбинированной коррекции отслеживает поступление десятичных разрядов на первый вычитатель 3 и вырабатывает соответствующие коды коррекции.

Работа блока 13 начинается с момента поступления на его вход по шине 15 синхроимпульса, время прихода 65 которого совпадает с началом операции вычитания. Синхроимпульс, пройдя элемент ИЛИ 15; записывает 1 в четырехразрядный регистр 16 сдвига, который работает от тех же тактовых импульсов, что и регистр 4. Регистр

17 закольцован через второй вход элемента ИЛИ 15, что обеспечивает одно обращение 1 в регистре эа четыре тактовых импульса, т.е. за время вычитания одного десятичного

Разряда кодов. Счетчик 20 считает количество обращений 1 в регистре 17, а преобразователь 21 преобразовывает его показания в позиционный десятичный код.

Таким образом, момент появления сигнала на выходных шинах преобразователя 21 совпадает с моментом окончания операции вычитания определенных десятичных разрядов кодов времени в вычитателе 3. Например, при вычитании кодов времени, состоящих из.шести десятичных разрядов (единицы и десятки секунд, единицы и десятки минут, единицы и десятки часов), появление сигнала на первом выходе преобразователя 21 соответствует моменту окончания операции вычитания разрядов единиц секунд, появление сигнала HB втором выходе — моменту окончания операции вычитания разрядов десятков секунд и т.д. Появление сигнала на шестом выходе преобразователя

21 соответствует окончанию операции вычитания разрядов десятков часов.

Выходы преобразователя, соответствующие десятичным разрядам тетрад, подключены к соответствующим входам элемента ИЛИ 22, а выходы, соответствующие десятичным разрядам триад, к соответствующим входам элемента

ИЛИ 23„

Для приведенного примера к элементу ИЛИ 22.подключается первый, третий и пятый выходы преобразователя

21, а к элементу ИЛИ 23 — второй и четвертый выходы преобразователя 21.

Коды коррекции тетрад — 0110 - и коды коррекции триад — 1010 — формируются в каждом цикле обращения 1 в регистре 17 и соответственно на выходах элементов ИЛИ 18 и 19.

Для подготовки блока 12 к новому циклу вычитания сигнал с последнего выхода преобразователя 21 (для рассмотренного примера это сигнал с шестого выхода) осуществляет установку в исходное положение (в 0 ) регистра 17 и счетчика 20.

Предлагаемое устройство может быть использовано для вычитания кодов времени, имеющих большую разрядность.

В этом случае могут быть изменены только связи между выходами преобразователя 21 и элементов ИЛИ 22 и 23.

По сравнению с известным предлагаемое устройство позволяет значи1043640.Составитель A. Степанов

Редактор Г. Безвершенко Техред А, Ач ° . Коррек тор С. Шекмар

Тираж 706 Подписное

ВИИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 7338/51

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 тельно сократить объем оборудования. и повысить эксплуатационную надежность. В этом случае вместо М двоичных вычитателей и узлов коррекции (где N — сумма всех .двоичных разрядов в коде времени), имеющих место s известном устройстве, в предлагаемом устройстве используется только два двоичных вычитателя и один блок син.хронного ввода комбинированной кОр» рекции. Такое сокращение количества

Функциональных элементов позволяет существенно повысить инФормативность и безотказность устройства,. По сравнению с известным предлагаемое устройство обладает большими функМиональными возможностями благодаря осуществлению операции вычитания кодов времени.