Устройство для определения первой разности частотно- импульсного сигнала

Устройство для определения первой разности частотно- импульсного сигнала

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

PECl1YE JlMH

„„SU„„1043675 зов 606 С 18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3437300/18- 24 (22) 12. 05. 82 (46) 23.09.83 Бюл. и 35 (72 ) . В. Г ° Воронов, А.И. Овчаренко и П.А. Качанов (71) Харьковский ордена Ленина политехнический институт им. В.И. Ленина (53) 681.3(088,8) (56) 1. Авторское свидетельство СССР

8 351!59, кл, 6 01 P 15/00, 1969, 2. Авторское свидетельство СССР

И 495675, кл. G 06 4 7/18, 1974 (прототип ) .., (54) (57) 1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПЕРВОЙ РАЗНОСТИ ЧАСТОТНО-ИМПУЛЬС"

НОГО СИГНАЛА, содержащее блок управ" пения, первый вход которого соединен с входной шиной устройства, три счетчика, входы обнуления которых подклю-. чены к первому управляющему выходу блока управления, а счетный вход пер" вого счетчика соединен с первым инфор" мационным выходом блока управления, генератор опорной частоты и делитель частоты, о т л и ч а ю щ е е с я тем, что, с целью расширения диапазона входных частот, упрощения и представления результата в числовой форме, .ц=тройство содержит реверсивный счетчик, три двоичных умножителя, дискриминатор, две группы ключей, группу элементов ИЛИ, RS-триггер и ключ, при этом первый информационный выход блока управления соединен с суммирующим входсм реверсивного счетчика, а второй информационный выходс вычитающим входом реверсивного счетчика и со счетным входом второго счетчика, разрядные выходы первого и второго счетчиков соединены с кодовыми входами соответственно первого и второго двоичных умножителей, выход генератора опорной частоты соединен с вторым входом блока управления и с частотными входами первого и третьего двоичных умножителей, выход первого двоичного умножителя соединен с частотным входом второго двоичного умножителя, выход которого соединен с S-входом RS-триггера и че" рез делитель частоты - с Р-входом

Ю-триггера, прямой выход которого соединен с управляющим входом ключа, инверсные разрядные выходы реверсивно" го счетчика соединены с соответствующими входами дискриминатора и через пер- Я вую группу ключей -. с первой группой входов группы элементов ИЛИ, прямые разрядные выходы реверсивного очетчика через вторую группу ключей соединены с второй группой входов груп- .д пы элементов ИЛИ, группа выходов которой соединена с кодовым входом, третьего двоичного умножителя, выход которого через ключ соединен со счетным входом третьего счетчика, первый управляющий выход блока © управления соединен с входом обнуле- 4 ния реверсивного счтечика, второй Сп управляющий выход блока управления соединен с входами обнуления первого, второго и третьего двоичных умножителей, прямой выход дискриминатора. соединен с управляющим входом первой группы ключей и со знаковым входом блока управления, инверсный вйход дискриминатора соединен с управляющим входом второй группы ключей .

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок уп1043675

20 равления содержит пять элементов И, два счетных триггера, RS-триггер, формирователь импульсов и элемент ИЛИ при этом первый вход первого. элемента И является первым входом GflDка, выход первого элемента И соединен с первым входом первого счетного триггера и с 5-входом RS-триггера, прямой выход первого счетного триггера соединен с первыми входами второго и третьего элементов И, инверсный выход первого счетного триггера соединен с первым входом второго счетного триггера и с первым входом четвертогю элемента И, вторые входы счетных триггеров соединены с шиной пуска, соединенной с первым управлякицим выходом блока, второй вход блока соединен с вторыми входами третьего и четвертого элементов И, Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных системах контроля и управления с частотно-импульсными входными сиг- 5

1 налами .

Известно устройство для определения измерения скорости, представленной частотой следования импульсов, которое определяет ускорение или замед- 10 ление как разность первого порядка между конечными суммами импульсов входной частоты в соседних интервалах дискретизации. Устройство содержит вентиль, реверсивный счетчик, задатчи-15 ки интервалов и пауз, блок индикации и источник частотно-импульсного сигнала (1 ).

Недостатком устройства является противоречие между статической точностью и динамической погрешностью.

Для высокоточного определения конечной разности в этом случае следует увеличивать интервал дискретизации.

Естественно, что при этом динамические погрешности усредняются. Кроме того, для использования такого устройства в быстродействующих системах необходимо иметь достаточно высокий уровень частоты, что в подав- 30 прямой выход второго счетного триггера соединен с вторым входом второго элемента И, выход которого, являющийся вторым управляющим выходом блока, соединен с вторым входом первого элемента И, с R-входом RS-триггера и с первым входом пятого элемента И, второй вход которого соединен со знаковым входом блока, выход RS-триггера соединен с третьими входами третьего и четвертого элементов И, выход третьего элемента И -соединен с первым информационным выходом блока, выход четвертого элемента И соединен с первым входом, а выход пятого эле.мента И через формирователь импульсов - с вторым .входом элемента ИЛИ, выход которого является вторым информационным входом бло" ка. ляющем большинстве случаев достигается за счет значительного усложнения первичных датчиков, либо введения сложных устройств - умножителей частоты.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее входную шину, соединенную со входом блока управления, и три счетчика, ко входам обнуления которых подключены управляющие выходы блока управления, а к счетному входу первого иэ счетчиков подключен информационный выход блока управления. Кроме того, устройство содержит генератор стабильной частоты, регистры, счетчики, группы кодовых вентилей, распределитель и устройство вычитания частот (2 ).

Сущность работы устройства заключается в квантовании соседних периодов входной частоты и обратно пропорциональном преобразовании каждого из результатов квантования с последующим вычитанием результатов преобразований.

Недостатками устройства являются ограниченный сверху диапазон входных частот, поскольку для повышения

3 10436 крутизны преобразования в цепь частоты, квантующей период, введен делитель частоты с коэффициентом деления К; сложность устройства, обусловлен:ная применением одного счетчика для квантования соседних периодов входной частоты. Следствием этого является необходимость передачи результатов квантования периодов в параллельных кодах, что требует шести групп кодовых вентилей, значительно усложняет блок управления v. увеличивает объем связей между элементами ,устройства. Указанные обстоятельства не могут не снижать надежности работы устройства; кроме того, для получения разности в виде кода, например для ввода в ЭВИ, необходимо еще более усложнить устройство °

Цель изобретения - расширение диапазона входных частот, упрощение и представление результата в числовой форме.

Цель достигается тем, что устройство для определения первой разности частотно-импульсного сигнала, содержащее блок управления, первый вход которого соединен с входной шиной устройства, три счетчика, входы обнуления которых подключены к пер-. вому управляющему выходу блока управзо ления, а счетный вход первого счетчика соединен с первым.информационным выходом блока управления, гене ратор опорной частоты и делитель частоты, содержит реверсивный счетчик, три двоичных умножителя, дискриминатор, две группы ключей, группу элементов ИЛИ, RS-триггер и ключ, при этом первый информационный выход блока управления соединен с суммирующим входом реверсивного счетчика, а второй информационный выход - с вычитающим входом реверсивного счетчика и со счетным входом второго счетчика, разрядные выходы первого и второго счетчиков соединены с кодовыми входами соответственно первого и второго двоичных умножителей, выход генератора опорной частоты соединен с вторым входом блока управле,-. ния и с частотными входами первого и третьего двоичных умножителей, выход первого двоичного умножителя соединен с частотным входом второго двоичного умножителя, выход которого 55 соединен с S-входом RS-триггера и черед делитель частоты — с R-входом

RS-триггера, прямой выход которого

75 4 соединен. с управляющим входом ключа, 1 инверсные разрядные выходы реверсивного счетчика соединены с соответствующими входами дискриминатора и через первую группу ключей - с первой группой входов. группы элементов ИЛИ, прямые разрядные выходы реверсивного счетчика через вторую группу ключей соединены с второй группой входов группы элементов ИЛИ, группа выходов которой соединена с кодовым входом третьего двоичного умножителя, выход которого через ключ соединен со счетным входом третьего счетчика, первый управляющий выход блока управления соединен с входом обнуления реверсивного счетчика, второй управляющий выход блока управления соединен с входами обнуления первого, второго и третьего двоичных умножителей, прямой выход дискриминатора соединен с управляющим входом первой группы ключей и со знаковым входом блока управления, инверсный выход дискриминатора соединен с управляющим входом второй группы ключей.

Блок управления содержит пять элементов И, два счетных триггера, RS-триггер, формирователь импульсов. и элемент ИЛИ, при этом первый вход первого элемента И является первым входом блока, выход первого элемента И соединен с первым входом первого счетного триггера и с S-входом

RS-триггера, прямой выход первого счетного триггера соединен с первыми входами второго и третьего элементов И, инверсный выход первого счетного триггера соединен с первым вхо" дом второго счетного триггера и с первым входом четвертого элемента И, вторые входы счетных триггеров соединены с шиной пуска, соединенной с первым управляющим выходом блока, второй вход блока соединен с вторыми входами третьего и четвертого элементов И, прямой выход второго счетного триггера соединен с вторым входом второго элемента И, выход которого, являющийся вторым управляющим выходом блока, соединен с вторым входом первого элемента И, с R-входом

RS-триггера и с первым входом пятого элемента И, второй вход которого соединен со знаковым входом блока, выход RS-триггера соединен с третьими входами третьего и четвертого элементов И, выход третьего элемента И соединен с первым информационным вы"

1043675 ходом блока, выход четвертого элемента И соединен с первым входом, а выход пятого элемента И через формирователь импульсов - с вторым входом элемента ИЛИ, выход которого являет- 5 ся вторым информационным выходом блока, На фиг. 1 приведена структурная схема устройства; на фиг, 2 " выполнение блока управления.

Устройство содержит генератор опорной частоты, блок 2 управления, двоичные умножители 3 и 4, счетчики 5 и 6, .реверсивный счетчик дискриминатор 8, группы ключей 9 и

10, группу элементов ИЛИ 11, двоичный умножитель 12, делитель 13 часто» ты, RS-триггер 14, ключ 15 и счетцик 16.

Блок 2 управления содержит эле- 2О мент И 17, счетные триггеры 18 и

l9,элементы И 20-22, формирователь

23 импульсов, элемент ИЛИ 24, RS-триггер 25, элемент И 26.

Работа блока 2 управления заключается в следующем.

С подачей сигнала на шину "Пуск" триггеры 18 и 19 устанавливаются в нулевое состояние. При этом потенциалом выхода элемента И 26 открыва- 30 ется элемент И 17. Одновременно сиг- налом по шине "Пуск" в нулевое состояние устанавливаются счетчики 5, 6, 7, 16, а потенциал выхода элемента И 26 блокирует работу двоичных умножителей 3, 4, 12. Первый же импульс F (t) через открытый элемент И 17 устанавливает триггеры

48 и 25 в единичное состояние. При этом открывается элемент И 20 и им- щ пульсы генератора 1 поступают на суммирующий вход счетчика 7 и вход счетчика 5. Следующим импульсом

F (т,) триггер 18 устанавливается в нулевое состояние, а триггер 19в единичное. !

При этом открывается элемент И 21 и импульсы генератора 1 поступают на вычитающий вход счетчика 7 и вход счетчика 6. По окончании (i+1)-периода F (t), т ° е. с поступлением третьего импульса F (t ), триггеры 18 и

19 устанавливаются в единичное состояние, на выходе элемента И 26 появляется потенциал, закрывающий элемент И 17, разблокирующий двоичные умножители 3, 4, 12 и устанавливающий триггер 25 в нулевое состояние. Если дискриминатор 8 на прямом выходе имеет единичное состояние по окончании f i +1 )-периода, на выходе элемента И 22 появится единичный сигнал, который, будучи сформированным по длительности формирователем 23, поступает через элемент ИЛИ 24 на вычитающий вход счетчика 7.

Устройство работает следующим об разом.

8 исходном состоянии счетчики

5, 6, 7 и двоичные умножители 3, 4

12 заблокированы сигналом управляющего выхода блока 2 управления, триггер 14 находится в состоянии "0"., в счетчике 16 записан код предыдущей разности первого порядка сигнала

F (t ) . C поступлением на вход блока управления 2 очередного импульса

F (t) последний осуществляет кодирование i-го и i+1-ãî периодов. При этом результаты кодирования числоимпульсные коды поступают соответственно на вход счетчиков 5 и 6, а также на входы реверсивного счетчика 7. В результате по окончании

i+1-го периода коды в указанных счетчиках имеют значения 1 о 1 (1) 16= t o 1 + (г}

N =Fo(T; T;„) (3) где fо - частота генератора 1.

Очевидно, что возможны два случая: т т»„

Tl (Г;

8 первом случае обнуление реверсивного счетчика 7 в процессе вычитания не происходит и дискриминатор

8 не срабатывает. Тем самым разрешающий потенциал, присутствующий на инверсном выходе дискриминатора 8, разрешает выдачу прямого кода из реверсивного счетчика 7 через ключи 10 и элементы ИЛИ ll на кодовые входы двоичного умножителя 12.

8о втором случае в процессе вычитания реверсивный счетчик обнуляется, срабатывает дискриминатор 8 и на его прямом выходе появляется потенциал, открывающий ключи 9. Этот же потенциал подается на блок 2 управления и по окончании (i+1) периода - на вход вычитания реверсивного счетчика 7, тем самым осуществляется инкремент обратного кода в реверсивном счетчике 7, т.е. на кодовые входы

1043675 двоичного умножителя 12 через ключи

9 и элементы ИЛИ ll подается дополнительный код числа, характеризующий разность соседних (i) и (i+1) периодов. По окончании (i+1) периода разблокировываются двоичные умножители

3, 4, 12.

На выходе двоичного умножителя

3 имеет место последовательность импульсов, средняя частота следования 10 которых может быть выражена в виде н

Э ю 2 где n - число разрядов счетчиков

5, 6, 7 и двоичных умножите- 15 лей 3, 4, 12.

С учетом (1) последнее выражение приобретает вид

2 д т;

Э 2п 20

Выходная частота двоичного умножителя 3 является входной для двоичного умножителя 4, поэтому выходная частота последнего равна ( э

4 2

2 и

Первый импульс,„ устанавливает триггер 14 в состояние "1" и выход ные импульсы двоичного умножителя 12 .поступают через открытый ключ 15 в З0 счетчик 16. Среднее значение частоты двоичного умножителя 12 определяется выражением (6)

2и 35

Импульсом переполнения делителя 13 частоты триггер 14 устанавливается в состояние "0".; тем самым прекращается подача импульсов f > в счетчик

16. Очевидно, что ключ 15 открыт в 40 течение переменного интервала

Ic

Е, где К - коэффициент деления делителя 13 частоты

Последнее выражение с учетом (5 ) 45 принимает вид

2 ° К

Йп

Е ° Т ° Т.

0 1+-1

Число в счетчике 16 определится выражением

16 12 или, с учетом (6) и (7) (г, -F;.) (8)

2 .К о

Таким образом, код в счетчике

16 по окончании цикла пропорционален разности первого порядка решетчатой функции. Знак разности определяется состоянием выходов дискриминатора 8.

Все элементы устройства возвратились в исходное состояние и оно готово к очередному циклу.

Из (8) следует, что при К=2 круЬ тизна преобразования (точность) предлагаемого и известного устройства одинакова и равна К /fä.

Вместе -с тем, в предлагаемом устройстве периоды Т и Т. квантуются

1 1+1 частотой f, à в известном - f /К, т.е. при прочих равных условиях предлагаемое устройство допускает повышение частоты в К раз по сравнению с известным.

Кроме того, техническая реализация предлагаемого устройства проще за счет использования двоичных умножителей и отдельных- счетчиков для квантования периодов. При этом существенно сокращается объем связей между элементами, а также число элементов. В настоящее время известна реализация двоичных умножителей в интегральном исполнении (К 155 Ф1Е8), в то время, как для реализации двоичного делителя нужен счетчик, и-кодовых ключей и, естественно, связи между ними. Все это обуславливает более высокую надежность предлагаемого устройство по сравнению с известным.

1043675

ВНИИПИ Заказ 7340/43 Тираж 706 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4