Устройство для распознавания образов

Устройство для распознавания образов

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

3(5В С 06 К 9/62

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 2975575/18-24 (22) 21 . 08. 80 (46) 23.09.83. Бюл. 9 35 (72) A.Ã. Бобышев, C .Â. Àðõèïoâ и В.М.Кайтуков (71) Наро-Фоминское отделение Всесоюзного научно-исследовательского института геофизических методов разведки (53) 8) (56) 1 ° Авторское свидетельство СССР

Р 200888, кл. 5 06 F15/18 1967.

2. Патент Японии Р 54-3337, кл. G 06 К 9/00, опублик. 1979. (54) (57) 1. УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ ОБРАЗОВ, содержащее блок .ввода . информации, выходы которого соединены с входами дешифратора, а вход с первым выходом блока управления, второй выход которого соединен с первым входом коммутатора, первый выход дешифратора соединен с входом блока управления, генератор случайных импульсов и блок памяти, входы которых соединены с третьим выходом блока управления, а выходы - с вторыми и третьими входами коммутатора, и регистрирующий блок, о т л и ч а ющ е е с я тем, что, с целью повышения точности устройства, оно. содержит три цепочки из последовательно соединенных блоков ключей и интегра-. торов, два блока пороговых элементов, блок коррекции порогов и вычислитель, причем первые входы блоков ключей каждой цепочки соединены соответственнб с четвертым, пятым, .шестым выходами блока управления,. а вторые входы блоков ключей соединены соответственно с первым, вторым и третьим выходами коммутатора, „„su„„1043691 A второй выход. дешифратора соединен с третьим входом блока ключей первой цепочки, первые входы первого и второго блоков пороговых элементов соединены соответственно с выходами интеграторов первой и второй цепочки, вторые входы соединены с первым и вторым выходами блока коррекции порогов соответственно,третьи входы соединены соответственно с седьмым и восьмым выходами блока управления, а выходы соединены с третьими входами блоков ключей второй и третьей цепочек соответственно, выход интеграторов третьей цепочки соединен с входами блока коррекции порогов и вычислителя, второй вход которого соединен с девйтым выходом блока управления, а выход вычислите- уу ля соединен с регистрирующим блоком. %Уф

2. Устройство по п.1, о т л и- ф ч а ю щ е е с я тем, что вычислитель содержит делитель, выход которого является выходом вычислителя, входы делителя соединены с выходами перво- « го сумматора и накопителя, первые вхо- ® ды которых соединены:с выходом анало- го-цифрового преобразователя, первый вход которого соединен с выходом 4 коммутатора каналов, входы которого (ф являются входами вычислителя.

3. Устройство по п.1, о т л. и- аиФ ч а ю щ е е с я тем, что блок кор- «© рекции порогов содержит .цепочки йз последовательно соединенных вторых сумматоров, интеграторов и исполни тельных элементов, выходы которых являются выходами блока, входы сумматоров соединены с выходами элемен - ф тов задержки и инверторов, входы которых являются входами блока.

1043691

Изобретение относится к технической кибернетике, и частности к устройствам для распознавания образов, и может быть использовано при поиске месторождений полезных ископаемых, в медицинской и технической диагнос- 5 тике.

Известно устройство для распознавания образов, содержащее входное поле н двоичном коде (блок входной информации ),дешифраторы, арифметичес- )0 кие устройства, устройства упранления (блоки управления), запоминающее уст- . ройстно (блок памяти ), мажоритарное устройство соединений (коммутатор ), выходное устройство (блок регистрации) (1).

Недостаток устройства заключается н его невысокой точности распознавания, так как распознавание ведется на основе усредненного прототипа — эталона, заложенного в блоках памяти для каждого разряда и цифрового кода.

Наиболее близким к предлагаемому по технической сущности является устройство для распознавания образов, 25 содержащее блок нвода информации, выходы которого соединены с входами дешифратора, а вход с первым выходом блока управления, второй выход которого соединен с первым входом 30 коммутатора, первый выход дешифратора соединен с входом блока управления, генератор случайных импульсов и блок памяти, входы которых соединены с третьим выходом блока управления, а выходы — co вторым и третьим входами коммутатора, ч регистрирующий блок, подключенный к блоку сравнения, входы которого соединены с соответствующими выходами блока умно- 40 жения и блока выборки, входы которого подключены к блоку памяти, другой из входов которого соединен с одним из выходов блока умножения, подключенному к блоку суммирования, выходы которого соединены с блоком считывания, выходы которого подключены-к. дешифратору (2 1.

Недостатком известного устройства также является его невысокая точность распознавания, так как распознавание ведется путем сравнения ответных сигналов с эталонным ожидаамым содержанием блока памяти, т.е. на основе сраннения с усредненным эталоном.

Цель изобретения — повышение точности распознавания образов устройством.

Поставленная цель достигается тем, что н устройство, содержащее 60 блок ввода информации, выходы которого соединены с входами дешифратора, а вход — с первым выходом блока управления, второй выход- которого соединен с пеРвым входом коммутато- 65 ра, первый выход дешифратора соединен со входом блока управления, генератор случайных импульсов и блок памяти, входы которых соединены с третьим выходом блока управления, а выходы — co вторыми и третьими входами коммутатора, и регистрирующий блок, введены три цепочки из последовательно свединенных блоков ключей и интеграторов; два блока пороговых элементов, блок коррекции порогов и вычислитель, причем первые входы блоков ключей каждой цепочки соединены соответственно с четвертым, пятым и шестым выходами блока управления, а вторые входы блоков ключей соединены соответственно с первым, вторым и третьим выходами коммутатора, второй выход дешифратора соединен с третьим входом блока ключей первой цепочки, первые входя первог и второго блоков пороговых элементов соединены соответственно с . выходами интеграторов первой и второй цепочки, вторые входы соединены с первым и вторым выходами блока коррекции порогов соответственно, третьи нходы соединены соответственно с седьмым и восьмым. выходами блока управления, а выходы соединены с третьими входами блоков ключей второй и третьей цепочек соответственно, выход интеграторов третьей цепочки соединен со входами блока коррекции порогов и вычислителя, второй вход которого соединен с девятым выходом блока управления, а выход вычислителя соединен с регистрирующим блоком.

При этом вычислитель содержит делитель, выход которого является выходом вычислителя, входы делителя соединены с выходами первого сумматора и накопителя, первые входы которых соединены с выходом аналого-цифрового преобразователя, первый вход которого соединен с выходом коммутатора каналов, входы которого являются входами вычислителя.

Блок коррекции порогов содержит цепочки из .последовательно соединенных вторых сумматоров, интеграторов и исполнительных элементов, выходы которых являются выходами блока, входы сумматоров соединены с выходами элементов задержки и иннерторон, входы которых являются входами блока.

На фиг.1 представлена структурная схема устройства ; на фиг.2 — схема блока коррекции порогов; на фиг.3 —схема вычислителя.

Устройство содержит блок 1 ввода информации, дешифратор 2, первый блок 3 ключей, первый блок 4 интеграторов, первый блок 5 пороговых элементов, второй блок б ключей, второй блок 7 интеграторов, второй блок 8 пороговых элементов, третий блок 9 ключей, третий блок 10 интег,!

; ) г

3 1043691 4

/ раторов, вычислитель 11, блок 12 пропускают- с первой группы интегракоррекции порогов, регистрирующий торов 4 сигналы, если их величина блок 13, блок 14 памяти, генератор 15 превышает пороговую величину, устаслучайных импульсов, коммутатор 16 и новленную в период обучения. блок 17 управления. Одновременно первым узлом управБлок 12 коррекции порогов содер-, 5 ления блока 17 выдается команда во жит элемент 18 задержки, инвертор 19, второй узел управления блока 17, сумматор 20, интегратор 21, исполни- . по команде которого происходит вклютельный элемент .22. чение соответствующих каналов связей

Вычислитель 11 содержит коммута- коммутатора 16, при этом через эти тор 23 каналов, аналого-цифровой пре- р каналы из блока 14 памяти поступают образователь 24, сумматор 25, накопи- . случайные сигналы — "Весы" на второй тель 26, делитель 27, узел 28 синхро- блом 6 ключей. низации. Одновременно вторым узлом управРабота устройства осуществляется ления блоком 17 включаются в работу в режимах обучения и распознавания. его пересчетные схемы, сигналы котоВ режиме распознавания по коман- рых также поступают во второй блок 6

1% де "Пуск" из блока 14 памяти выдают- .ключей. ся синхроимпульсы, по которым блоки . Совместное взаимодействие постуустройства устанавливаются в режиме пающих в этот момент сигналов с перготовности, а затем синхронизируется вых пороговых элементов 5 и сигнаЛов их рабочий режим (цепи синхронизации 20 пересчетных схем второго узла управ-.. не показаны ). - ления блока 17 открывают соответствуюВ этот момент первым, узлом управ- щие ключи второго блока- 6 ключей, ко1 ления блока 17 управления в комму-, торые пропускают приходящие через таторе 16 включаются соответствующие коммутатор 16 из блока.14 памяти слу.каналы связи и блок 1 ввода информа- 25 чайные сигналы — "Весы" на второй ции, который начинает производить блок 7 интеграторов, в результате преобразования аналоговой информации - чего эти случайные сигналы — "Весы" в цифровой код и выдавать ее в дешиф- интегрируются (запоминаются )соот.ратор 2, а в случае имеющейся инфор- ветствующими интеграторами блока 7. мации в цифровом коде — выдавать ее gO По окончании обсчета пересчетнынепосредственно в дешифратор 2. . ми схемами второго узла управлеПри поступлении цифровой информа- ния блока 17 соответствующих канации в дешифратор 2 последним преобра- лов ключей блока 6 вторым узлом упзуются разряды цифрового кода в и --бу- . равления блока 17 выдается команлевых-функциях, каждая из которых . 5 да на открывание каналов второго равна 1, т.е. им выдаются сигналы, блока 8.пороговых элементов, котооднозначно соответствующие каждому .. рые пролускают со второго блока 7 цифровому коду. Затем эти сигналы от. интеграторов сигналы, если их величивсех разрядов поступают в первый -: на превышает пороговую величину, ус. блок 3 ключей. Одновременно с этим тановленную в период обучения. дешифратором 2 выдается команда на ..4О Одновременно вторым узлом управвключение пересчетных схем первого ления блока 17 выдается команда в

Узла управления блока 17 управления. . третий узел управления блока 17, по

Пересчетные схемы в результате команде которого происходит вклюэтого выдают сигналы на соответствую- чение соответствующих каналов связей щие каналы первого блока 3 ключей. 45 коммутатора 16, через которые из

При совпадении сигналов пересчет-: блока 14 памяти поступают случайных схем первого узла управления бло- ные сигналы — "Весы" на третий блок 9 ка 17 и сигналов; поступающих с де-, ключей. шифратора 2, соответствующие ключи Одновременно вторым узлом управблока 3 открываются и пропускают че- go ления блоком 17 включаются в работу рез себя случайные сигналы — "Веса", . его пересчетные схемы; сигналы котопоступающие из блока 17 памяти через рых также поступают на третий:блок 9 соответствующие каналы связи ком- . ключей. мутатора 16 на первый блок 4 интег- Совместное взаимодействие посту.раторов ° a результате чего эти слу- 55 пающих в этот момент сигналов со чайные сигналы . "Весы" интегрируют- второго блока 8 пороговых элементов ся (запоминаются ) соответствующими . и сигналов пересчетных схем второго интеграторами блока 4. узла управления блока 17 открывает ,По окончании считывания цифрово- . соответствующие ключи третьего блого информационного массива коман- ка 6 ключей, которые пропускают да, поступающая с дем фратора 2 на приходящие через коммутатор 16 из пересчетные схемы первого узла уп- блока 14 памяти случайные сигналы— равления блока 17 исчезает, вслед- - "Весы" на сумматоры третьей группы ствие чего последним выдается коман- -. - интеграторов 10,а с сумматоров блода на открывание каналов первой груп- ка 10 — на соответствующие интеграпы пороговых элементов 5„ которые 65 торы блока 10, в результате чего эти

1043691 случайные сигналы — "Весы" интегрируются (запоминаются ) соответствующими выходными интеграторами блока 10, причем каждый ныходной интегратор этого блока 10 представляет классификационный канал соответствующего 5 распознаваемого объекта. Эти каналы и сам объект выявляются в период обучения °

По окончании обсчета пересчетными схемами третьего узла упранления бло- )0 ка 17 соответствующих каналов ключей блока 9 третьим узлом управления блоком 17 выдается команда в блок 14 памяти на его отключение.

Одновременно по этой команде сигналы с выходных интеграторов блока

10 поступают в вычислитель 11, где . происходит анализ характера насыщения исследуемого распозаваемого объекта (пласта разреза скважин ).с входящими в него компонентами, т.е. вероятность20 нахождения этих составляющих компонент (например, нефть, вода, газ ) в этом пласте по количеству классифационных каналов (нефть, гаэ, вода ) установленных и выявленных в период обучения.

Вероятность нахождения этих компонентов — классов вычисляется в виде соотнощений

30 о„и, и„

U„++u ++...+U, и„и ...и, u„++u2++... и„ I являющихся относительными величинами, которые регистрируются на ленте АКИУ 35 выходного регистратора 13 в виде прямого ответа, нефть — 0,6, газ

О, 3, вода — О, 1 и т.,ц. где Ц,02,0,величины напряжения аналогового сйгнала, выдаваемые в блок 11 с выход- 40 ных каналов. интеграторов блока 10, а индекс 1 + соответствует номеру канала.

B блоке 11 эти аналоговые сигналы 0„, 02, 0, поступают на комму- 45 . хатор 23 каналов, с помощью которого они последовательно опращиваются и выдаются н преобразователь аналог код 24, с выхода которого информация в цифровом коде поступает на сумма тор 25, где происходит суммирование данных всех каналов, результат которого поступает в узел 27 деления, в который через узел задержки - нако- . питель 26 (время задержки равняется времени суммирования )поступают

55 оцифрованные данные каждого канала, В процессе деления получаются результаты, которые фиксируются АЦПУ блоком 13. Синхронизация узлов вычислителя 11 осуществляется узлом 28 синх-б0 ронизации этого блока.

Обучение устройства заключается в выявлении пороговых уровней порогов первый 5 и вторых 8 блоков пороговых элементов и в ныявлении "Весов" — 65 случайных сигналов, поступаемых в первые 4 вторые 7 и третьи 10 блоки интеграторов.

Обучение(установка ) пороговых уронней блоков 5 и б осуществляется .с помощью блока 12 коррекции порогов, подключенного оператором в период обучения к выходам третьего блока 10 интеграторов, а обучение (выявление )

"Весов" — случайных сигналов — осуществляется с помощью генератора 15 случайных импульсов, подключенного в этот период оператором к коммутатору 16. В этот момент оператором к коммутатору 16 подключается также генератор стандартных сигналон (не показан). Синхроимпульсы от генератора стандартных сигналов и случайные сигналы "Веса" от генератора случайных импульсов через коммутатор 16 записываются на магнит-. ную ленту блока 14 .памяти, причем на первой дорожке записываются синхроимпульсы, а на остальных дорожках случайные сигналы — "Весы".

В этом случае случайные сигналы "Веса" поступают через коммутатор 16 как в блок 14 памяти, так и .одновременно через коммутатор 16 и соответствующие блоки 3,6,9 ключей — в первые 4, вторые 7 и третьи 10 блоки интеграторов.

В режиме обучения в блоке 1 ввода информации устанавливается информация известного объекта, например акустический сигнал, принадлежащий нефтеносному пласту (залежи ). В данном режиме в отличие от описанной работы режима распознавания случайные сигналы "Веса" выдаются генератором 15 случайных импульсов, а блоком 14 памяти фиксируются, запоминаются с тем, чтобы выдавать их затем в режиме распоз навания, с помощью блока 12 коррекции порогон вырабатываются пороговые уровни блоков 5 и 8 при изменении выходных сигналов с третьего блока 10 интеграторов.

Блок 12 коррекции порогов работает следующим образом.

При обучении устройства с выходных каналов,(-) †: n) третьего блока 10 интеграторов будут проводиться в каждом канале сначала изменяющиеся величины U„q затем 0;2 и т.д.

Первая величина 0; поступает в со" ответствующем канале блока 12 коррекции порогов на элемент 18 задержки, а с нее - на сумматор 20 через время А4 равное времени задержки. В этот момент на другой вход сумматора 20 будет поступать через инвертор 19 следующая величина напряжения 0.)2

Разность этих величин DU поступает на интегратор 21, а с него— на исполнительный элемент 22. Ис1043 6 91 полнительные элементы 22 блока 12 изменяют величины установки пороговых уровней.в блоках 5 и б.

При достижении режима насыщения при обучении, т.е. неиэменйого стати- 5 ческого .значения U= const с выхода блока 10, т.е. пои а0= U„.„- 0„ близком к нулю, блок 12 коррекции порогов прекращает свою работу, так как оператор в этот момент отключает его от блока 10.

Обучение устройства ведется многократно и с несколькими известными объектами и их компонентами — гаэ, нефть, вода и т.д., при этом выяв-. ление пороговых уровней блоков 5,6 и случайных сигналов "весов" ведется до тех пор, пока на АЦПУ блэка регистрации не появятся постоянные (близкие между собой )результаты, N указывающие принадлежность наибольшей вероятности насыщения пласта для каждого известного обучаемого объекта, например нефтеносного пласта. Выходная информация на 25 ленте АЦПУ блока 13 принимает, например для случая 3-х классов

I следующий вид:

Пласт нефтеносный

Нефть Газ Вода

0,7 0,2 0,1

0,8 0,1 0,1

Пласт газоносный

Нефть Гаэ ° Вода

0,1,0,8 0,1

0,1 0,7 .0i2

Пласт водоносный

Нефть Газ,Вода

0,2 0,1 0,7

0,1 0,1 . 0,8

Введение новых блоиов и конструктивных связей позволяет существенно повысить точность работы устройства, а зафиксированные блоком памяти на магнитных лентах случайные сигналы "Веса" эа счет сменности их хранения позволяют вести быстрое обучение устройства и дают возможность распознавания неограниченного количества исследуемых объектов при небольших конструктивных элементах устройства.

1043691 фиг. 2

Составитель Т.Ничипорович

Техред И.Метелева Корректор A. Зимокосов

Редак тор Н . Егорова

7341/54 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ филиал ППП "Патент", r. Ужгород, ул. Проектная, 4