Многомерный накопитель для запоминающего устройства

Многомерный накопитель для запоминающего устройства

Иллюстрации

Показать все

Реферат

 

МНОГОМЕРНЫЙ НАКОПИТЕЛЬ ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, содер жащий матрицу запомингиоцих элемент& емкостью п ячеек с k группами адре ных шин по п шин в группе, подключённых согласно к соответбтвукяцим шинам управления (где п - число заiii iM m поминающих элементов по одной сто- , роне матрицы.; ; tn - целое число, 26 mi k/2+1 ),-о т л и ч а ю Щ и и с я тем, что, с целью увеличения емкости накопителя без увеличения числа шин управления, в него введены,М-1 дополнительные матрицы запоминающих элементов, причем-адресные шины одних групп подключены согласно,.а других - встрэчно к соответствующим шинам управления, удовлетворяя соотношения -.. . i5e. iZ ae -aeiHoinfl, где ар , - 1 j и соответствуют согласному иливстречному подключению адресных шин 1-й группы i-й и j-й матрицы (, 3, ..., N; j 1, 2, ..., N ), ей - допустимое число нескомпенсированных сигналов адресной селекции, возбуждающих невыбранный запоминающий элемент матрицы, . «|||. Ш «1ТГ 1Т1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН ()9) (И) 3(51) G 11 С 11/00; G 03 G 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ;:

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ..(21) 2885384/18-24 (22) 21.02.80 (46) 23.09.83. Вюл.. 9 35 (72) М..Я. Эйнгорин (71) Горьковский исследовательский

: физико-технический институт при

Горьковском государственном университете им. Н.И. Лобачевского (.53) 681. 327. 66 (088;8) (56) 1. Ричадре Р.К. Элементы и схемы цифровых вычислительных машин.

М., "Иностранная литература", 1961, с. 406-422..

2, Авторское свидетельство СССР

9 560257,. кл. G 11 С 11/24, G 11 С 11/34, 19.73.

:3. Авторское свидетельство СССР9 369628, кл. G 11 С 11/00, G .11 С 7/02, 1969 (прототип) ° (54 ) (57) МНОГОМЕРНЫЙ НАКОПИТЕЛЬ

ДЛЯ ЗАПОИИНА)(74ЕГО УСТРОЙСТВА, содержащий матрицу запоминающих элементбв емкостью пн) ячеек с k группами адресных шин. по и шин в группе, подключенных согласно к соответствующим шинам управления (где n — число зайоминающих элементов по одной стороне матрицы ; k

-1 шин управления, в него введены Мдополнительные матрицы запоминающих элементов, причем адресные шины одних групп подключены согласно, а других — встррчно к соответствующим шинам управления, удовлетворяя соотношения . )12: а )) 4; T: og g()1) Ф)(1, (46Ц(PQ где а, а Li, — 1) и соответствуют ф, ч (, (е согласному или встречному подключению адресных шин 1-й группы i-й и

j-й матрицы (i=2, 3, ..., И; .)-.= 1

2, ..., N), g — допустимое число нескомпенсированных сигналов адресной селекции, возбуждающих невыбранный запоминающий элемент матрицы, йс2м 1

1043740

Изобретение относится к вычисли-, тельной технике и может быть исполь-l зовано в запоминающих устройствах.

Известны накопители (1), в которых за счет увеличения числа измерений (координат выборки) уменьшается число управляющих шин. В них имеются трехмерные и четырехмерные матрицы,в которых либо избирательное отношение для запоминающего элемента равно 2/3, но уменьшено число управляющих шин, либо избирательное отношение равно 1/3, но увеличено число управляющих шин.

Известен накопитель (21, в котором имеется k-мерная матрица с К и 15 входными шинами и селекцией каждого запоминающего элемента с помощью

К-резисторов (n - число запоминающих элементов по одной стороне квад ратной матрицы, Кьп). 20

Недостатком этих накопителей является большой объем оборудования в схемах селекции.

Наиболее близким к предлагаемому является многомерный накопитель

$3) g состоящий из и однотипных мат-" риц по п запоминающих элементов, каждая матрица содержит 1 ортогональ» ных групп шин по п адресных шин в 30 группе. Любой запоминающий элемент прошит или имеет соединение с k адресными шинами различных групп. Шины отнотипнух групп матриц j u

1 соединены последовательно, 35 (параллельно) с циклическим их сдвигом на величину r(" (где 1=k=K;

k)

1 )ап, g r (n — 1), Недостатком известного накопителя является то что llpH числе адресных 40 шин, равном К и, емкость накопителя не превышает и

Э

Целъю изобретения является увеличение емкости накопителя без увеличения числа адресных шин, соединяющих накопитель с устройством управ;ления.

Поставленная цель достигается тем, что в многомерный накопитель запоминающего устройства, содержащий матрицу запоминающих элементов 50 емкостью п -ячеек с k группами адресных шин по и шин в группе, подключенных согласно к соответствующим шинам управления, (где n - число запоминающих элементов по одной 55 стороне матрицы, k n; m — целое число, 2 m k/2+1 ), введены й-1 дополнительные матрицы запоминающих эле ментов, причем адресные шины одних групп подключены согласно, а других — встречно к соответствующим шинам управления, удовлетворяя соотношения аe, åñ 3 а,. а )<,

, 65 где а1., а1 = 1, -1j и соответствуют согласному или встречному подключению адресных шин (-й группы i-й и j-й матриц (r=2, 3, ..., N; j=1, 2, Н); фс — допустимое число нескомпенсированных сигналов адресной селекций, .возбуждающих невыбранный запоминающий элемент матрицы, И<2"

На фиг. 1 представлена структурная схема многомерного накопителя; на фиг. 2 — конфигурация адресных шин для случая n=5,. m=3.

На структурной схеме многомерноI o накопителя Б,1, Б, ..., Б,..., BII. — матрицы накопителя емкостью и> каждая; 1, ... 5, ... k — - группы адресных шин матрицы накопителя;

j,, n — адресные шины.

Адресные шины групп 1, k матрицы 51 соединены с шинами управления согласно или встречно в

I соответствии со значением коэффициен; тов ад j-й схрОки таблицы. //э //, 1 1 содержащей к столбцов н и строк, при 1 0 +Id и 1< j+N, Каждая строка таб-. лицы имеет k "1" и k-k1 "-1". Согласное подключение адресных шин к шинам управления соответствует ар1 =1, а встречное — а ; =-1. На фиг. 1 сог-. ласное или встречное подключение условно показано направлением стрелок. В полупроводниковых накопителях (2) с селекцией с помощью ревиста торов согласное или встречное подключение соответствует подключению выводов резисторов к прямым как инверсным шинам управления.

Накопитель запоминающего ус ройства работает следующим образом.

Для селекции заданного запоминающего элемента Ь „ например, в матрице Б сигналы возбуждения в k адрес» ! 1 ных -.шинах будут иметь положительную, а в k k> шинах отрицательную полярность. С учетом согласного или встречного подключения шин матрицы

Б1 к шинам управления согласно j-й строки таблицы //а // и полярности

1 сигналов возбуждения на матрицУ Б за счет двойной инверсии будут пода-. ны сигналы одной полярности, а возбуждение конкретных шин в группах (в каждой группе возбуждается одна шица ) обеспечит. селЕкцию заданного элемента Ь . Во всех невыбранных ячейках выбранной матрицы накопителя число нескомпенсированных сигналов совпадает с числом нескомпенсированных сигналов в матрице известного накопителя и может составлять, например,g, = 1, 2, ..., k/2, т.е. матрица с выбранным запоминающим элементом работает аналогично исход ной матрице известного накопителя.

Во всех остальных матрицах накопитеIiI ля запоминающие элементы Ь,, 1ф.j не будут выбраны, так как про1043740

Номера групп шин

Номер матрицы накопителя

1 !

-1

Б„

Б5

Бв

БВ

3 изойдет компенсация сигналов от поло.жительно и отрицательно возбужденных шин, а число нескомпенсированных сигналов согласно принципу составления таблицы не будет превышать К .

Если допустить, что Осot 1, 2, 5

;k/2, то таблица //аВ. // будет иметь Я 2 " " строк, а следовательно, на- копитель будет иметь М-1 дополнитель« ных матриц запоминающих элементов.

10 отметим, что при m>2 каждая мат-. рица накопителя (фиг. 2) состоит из. и " частей.

Адресные шины отдельных частейматрицы накопителя могут быть соеди нены между собой параллельно, после- . довательно или параллельно-последовательно. Б качестве примера рассмотрим построение многомерного накопителя для запоминающего устройства на основе матриц емкостью nÐ=5 ; имеющих четыре ортогональные .группы шин (М4 ), соединенных последовательно, При этом ah 2.

Исходя из значения k=4 число строк таблицы //а //, а следова. тельно, и блоков Накопителя при до пустимой помехе К =k/2=2, может быть не более восьми.

В представленной таблице строки соответствуют матрицам накопителя

Б, ..., БВ, а столбцы — номерам групп адресных шин I — 1 Ч, при этом "1" означает согласное (прямое) а "-1" - встречное (инверсное) соединение данной группы шин данной матрицы с шинами управления.

На фиг. 2 представлены конфигурации групп,"адресных шин одной матрицы накопителя емкостью nm=55. для упрощения группы селектирующих шин показаны раздельно. Римскими ицифрами обозначены группы, а арабскими — шины в группах, точками — запоминающие элементы, например ферритовые сердечники.

Ври согласном подключении к шинам управления адресные шины данной группы матрицы, накопителя подключаются со стороны арабских цифр без штриха, при встречном - со штрихом.

Из рассмотренного примера видны технико-экономические .преимущества изобретения. Если в известном накопителе.с помощью К.п адресных шин при пойехе 2 селектировали матрицу накопителя емкостью п, то в предлагаемом с помощью тех же Y.n адресных шин селектируется накопитель в .М8 раз большей емкости.

J ю

Составитель A. Дерюгин

Редактор H. Лазаренко Техред Т.Маточка Корректор A. Тяско

Заказ 7347/56 Тираж 594 Подписное

ВНИИПИ Государственного комитета СССР. по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

2

Х 3

1

Ю з

Х

Яз

1 .2

Уg

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

2 у/

p/

1 у/

3 / / /

2 д / у/