Матричный накопитель для постоянного запоминающего устройства

Матричный накопитель для постоянного запоминающего устройства

Иллюстрации

Показать все

Реферат

 

МАТРИЧНЫЙ НАКОПИТЕЛЬ ДЛЯ ПОСТОЯННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА , содержащий в пересечении адресных и разрядных шин элементы памяТи , каждый из которых содержит последовательно соединенные разделительный диод и плавкуюперемычку , о тли чающий с я тем, что, с целью повышения информационной емкости накопителя, каждый элемент памяти содержит группу последовательно соединенных дополнительных диодов и дополнительные плавкие перемычки, причем катод первого доп элнительного диода группы, соединен с анодом разделительного диода, а аноды дополнительных диодов через соответствуквдие дополнительные плавкие перемычки соединены .с соответствующей разрядной шиной. ; . (Л 4; 00 сд ю

СОЮЗ СОВЕТСКИХ

СО14ИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1043752 A

3(51) 4 11 С 17/07

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬГГИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ / ":, ; .. /

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ - . 2:;„ (54)(57) МАТРИЧНЫЙ НАКОПИТЕЛЬ ДЛЯ

ПОСТОЯННОГО ЗАПОМИНАКЩЕГО УСТРОЙСТВА, содержащий в пересечении адресных и разрядных шин элементы памяти, каждый из которых содержит

I

E

1 (21) 3450010/18-24 (22) 08.06.82 (46) 23.09.83. Вюл. Р 35 (72) М.Б. Воскобойник и М.С, Оганов (53) 621 ° 327 ° 66(088 ° 8) (56) 1. Патент Великобритании

Р 1352716, кл. G4A, опублик. 1974.

2. Патент США М 3611319, кл. 340-173, опублик. 1971 (прототип). последовательно соединенные разделительный диод и плавкую перемычку, отличающийся тем, что, с целью повышения информационной емкости накопителя, каждый элемент памяти содержит группу последовательно соединенных дополни-. тельных диодов и дополнительные плавкие перемычки, причем катод пер ного дополнительного диода группы. соединен с анодом разделительного диода, а аноды дополнительных диодов через соответствующие допол° нительные плавкие перемычки соединены .с соответствующей разрядной шиной.

1043752

Недостатком такого устройства является то, что до ввода информации все элементы памяти матричного накопителя находятся в непроводящем состоянии, что исключает возможность контроля электрических параметров элементов памяти.

Наиболее близким к предлагаемому по технической сущности является матричный накопитель ПЗУ, содержащий адресные и разрядные шины и элементы памяти, каждый иэ которых содержит диод, последовательно соединенный с разрушаемой перемычкой

С2)

Недостатком такого устройства является небольшая информационная. емкость, ограниченная произведением числа адресных шин на число разрядных шин.

Цель изобретения - повышение ин-. формационной емкости матричного накопителя ПЗУ.

30

Поставленная цель достигается 35 тем, что в матричном накопителе для постоянного запоминающего устройства, содержащем в пересечении адресных и разрядных шин элементы памяти, каждый из которых содержит пос- 40 ледовательно соединенные разделительный диод и плавкую перемычку, каждый элемент памяти содержит группу последовательно соединенных дополнительных диодов и дополнительные плавкие перемычки, причем катод первого дополнительного диода группы соединен с анодом разделительного диода, а аноды дополнительных диодов, через соответствующие дополнительные плавкие перемычки соединены с соответствующей разрядной шиной.

В случае, когда все перемычки включены, падение напряжения на элементе памяти определяется одним диодом, что соответствует первому состоянию элеменТа памяти ° После разрушения первой перемычки падение напряжения на элементе памяти определяется двумя диодами, что Я) соответствует второму состоянию элемента памяти, после разрушения второй перемычки падение напряжения на элементе памяти определя,,ется тремя диодами, что соответству

Изобретение относится к вычислительной технике и может быть использовано н системах памяти вычислительных устройств.

Известен матричный накопитель

ПЗУ, содержащий адресные и разрядные 5 шины и элементы памяти. Каждый элемент памяти содержит два навстречу включенных диода и соединен с соответствующей адресной и разрядной шинами (1 J. 10 ет третьему состоянию элемента памяти и т.д.

После разрущения последней i-й перемычки все i диодов, содержащиЕся в элементе памяти, оказываются отключенными от разрядной шины, что соответствует i+1 состоянию элемента памяти. Информационная емкость такого элемента памяти равна - — бит., 2

На чертеже представлена принципиальная электричческая схема матричного накопителя ПЗУ с информационной емкостью 512 бит.

Устройство представляет собой систему из шестнадцати разрядных шин

1-16 и.шестнадцати адресных шин

17-32, расположенных на сапфировой подложке. В каждом пересечении шин размещен элемент 33 памяти, включающий три последовательно соединенных диода (разделительного 34

0 и дополнительных 35 и 36), Катод диода 34 соединен с .адресной шиной

17, а аноды диодов 34, 35 и 36 через соответствующие плавкие перемычки (основную 37 и дополнительные 38 и 39) соединены с разрядной шиной 1.

Ввод информации осуществляется электрическим Разрушением перемычки.

Выбор элемента памяти как в режиме считывания, так и в режиме ввода информации осуществляется че- рез соответствующие адресные и разрядные шины с помощью обычных, адресных устройств. Наличие всех трех перемычек в элементе памяти соответствует первому состоянию элемента памяти. Перевод элемента памяти во второе состояние осуществляется пропусканием тока величиной

60-70 мА. При этом ток протекает через диод 34 и перемычку 37. Через перемычки 38 и 39 ток практически не течет из-за шунтирующего действия перемычки 37. При прохождении укаэанного тока в течении 10 с перемычка 37 разрушается. Элемент памяти переходит во второе состояние.

После разрушения перемычки 37 ток через элемент памяти падает до величины 30-35 мА из-эа подключения диода 35. Этот ток недостаточен для разрушения перемычки 38. Для перевода элемента памяти в третье состояние необходимо снова пропустить через элемент памяти ток величиной 60-70 мА. При этом разрушается перемычка" 38. Из-за подключения диода 36 ток через элемент памяти падает до 40-45 мА, что недостаточно для разрушения перемычки 39. Для перевода элемента памяти в четвертое состояние необходимо

1043752

Составитель Бородин

Редактор Н.. Лазаренко Техред В.далекорей

Корректор И. Ватрушкина

Заказ 7348/57 Тираж 594 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035„ Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г, Ужгород, ул..Проектная, 4 снова йропустить через элемент па- мяти ток величиной 60-70 мА, при этом перемычка 39 разрушается и . все диоды оказываются отключенными от разрядной шины 1. .При работе устройства в режиме считывания информации, содержащейся в матричном накопителе, выбирается один определенный, элемент памяти; В зависимости от состояния, в котором он находится, на шине 40 считывания появляется один из четырех возможных уровней напряжения, например при напряжении пи4 тания +5 В и сопротивлении в цепи питания 2,5 кОм следующие уровни напряжения: для первого состояния

0,8 В, для второго состояния 1,6 В, для третьего состояния 2,4 В, для четвертого состояния 5,0 В. Четыре уровня напряжения соответствуют двум битам информации.

Технико-зкономическая эффективность предлагаемого изобретения апределяется увеличением информационной емкости матрйчного накопителя ПЗУ без увеличения числа адрес„ных и разрядных шин.