Устройство для контроля накопителей

Устройство для контроля накопителей

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ НАКОПИТЕЛЕЙ, содержащее фО| 1ирова- . тель адресных сигналов, блок сравни ния адресов, блок местного управле НИН , датчик начального адреса, дат-чик конечного адреса, формирователь числовых сигналов, блок сравнения чисел, блок управления, счетчик импульсов , .первый триггер, первый дешифратор , регистр адреса и элементы И, причем выхЬд датчика начального адреса соединен с первым входом формирователя адресных сигналов, вто рой и третий входы которого подключены соответственно,к первому и ко второму выходам блока управления, третий выход которого подключен к первому входу регистра адреса, выхой которого соединен с четвертым входом формирователя адресных сигналов, пятый вход которого подключен к выходу первого элемента И, а первый и второй выходы соединены соответственно с - , первым входом блока сравнения адресов и со вторыми входами регистра адреса и блока срав1 ения адресов, третий вход которого подключе« к , выходу датчика конечного .адреса, четвертый выход блока управлений соединен с первыми входами первого элемента И и блока, сравнения чисел, второй вход которого подключен к ВЁ|ходу формирователя числовых сигиа-. - лов, а выход соединен с первым входом второго элемента И, 1зторой вход . которого подключен к пятому выходу 6jjoKa управления, шестой и седьмой выходы которого подключены соответственно к первому и ко входам формирователя числовых, сигналов, а восьмой и девятый выходи соединены со входами счетчика,. иМпульсов, выход которого подключен ко входу первого дешифратора, первый ц -эторой выходы которого соединены /Ьдответственно со вторьм входом перв(©го эле ,мента И и с первым входом бйока управления , второй вход которого подключен к выходу блока местного управления , вход которого соединен с выходом второго элемента-И, третий вход-блока сравнения чисел является информационным входом устройства, выходы формирователей адресных и (0 числовых сигналов являюtcя соответственно адресными и информационным выходами устройства о тл и ча ю .14 ё е с я Тем, что, с целью повышения надежности и быстродействия устройства, в него введены второй Дешифратор, второй триггер и элементы И, с третьего по шестой, причём вход второго дешифратора соединен с первым выходом формирователя адресных сигналов, а выход - с Первым входом третьего элемента И, третьим входом первого элемента И, и третьими входами формирователя числ.овь1Х сигналов И блока управления девятый и десятый выходы которого подключены соответственно к первым входам четвертого и пятого элементов И, выходы которых подключены ко входам первого триггера, выход которого соединен с первым входом шестого элемента И, вторые входы элементов И, с третьего по шестой, соединены с третьим выходом первого дешифр|ат .ора и четвертым.и входами блока управления и формирователя числовых сигналов, пятый и шестой входы которого подключены соответственно к первому выходу второго триггера и

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) 3(5)) G1 1 С 29 0.0 описание ивою®тения

К АВТОРСКОМУ/ СВИДЕТЕЛЬС

Г ОСУДАРСТВЕННЫЙ НОМИ ГЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬГИЙ (21) 3442130/18-24 (22) 24.05.82 (46) 15.10.83.Бюл. Р 38 (72) A.Ê.Kóëòûãèí.и Н.:И.Вариес (53) 681.327 (088,8) (56) 1. Авторское свидетельство СССР

9 769642, кл. Qll С 29/00, 1979..

2. Авторское свидетельство СССР . по .заявке Р 3301290/24, кл. G 11 С 29/00, 1981 (прототип) . (5 4 ) (57 ) УСТРОЙСТВО . ДЛЯ КОНТРОЛЯ

НАКОПИТЕЛЕЙ, содержащее формирова:тель адресных сигналов, блок сравне ния адресов, блок местного управления, датчик начального адреса, дат- чик конечного адреса, формирователь числовых сигналов, блок сравнения чисел, блок управления, счетчик им-. пульсон,.первый триггер, первый де-. . шифратор, регистр адреса и элемен--" ты И, причем выход датчика начально-. го адреса соединен с первым входом .: формирователя адресных сигналов, второй и третий входы которого подклю+: чены соответственно к первому и ко:, второму выходам блока управления, третий выход которого подключен к:;... первому входу регистра адреса, выпад которЬго соединен с четвертым входом формирователя адресных сигналов, пя-" тый вход которого подключен к выход первого элемента И, а первый и второй выходы соединены соответственно с первым входом блока сравнения адре- . .сов и со вторыми входами регистра. адреса и блока сравнения адресов, третий вход которого подключен к выходу датчика конечного адреса, четвертый выход блока управлений соединеи с первйми входами первого элемента И и блока. сравнения чисел, второй вход которого подключен к:..вй ходу формирователя числовых сигна- лов, а выход соединен с первым вхо-." дом второго элемента И, второй вход, которого подключен к пятому выходу блока управления, шестой и седьмой выходы которого подключены соответственно к первому и ко вторсму входам формирователя числовых. сигналов, а восьмой и девятый выход@ соединены со входами счетчика. импульсов, выход которого подключен ко входу первого дешифратора-, первый И-.Второй выходы которого соединены . Ыответственно со вторым входом первого элемента И и.с первым входом барака управления, второй вход которого подключен к выходу блока местного управления, вход которого соединен с выходом второго элемента. И, третий вход- блока сравнения чисел является информационным входом устройства, выходы формирователей адресных и числовых сигналов являются соответ- ф (ф ственно адресными и информационным выходами устройства, о т л и ч а ю - (.щ е е с я тем, что, с целью ()овышения надежности и быстродействия устройства, в него введены второй дешифратор, второй триггер и элементы И, с третьего по шестой, причем вход второго дешифратора соединен с первым выходом формирователя адресных сигналов, .а выход - с первым входом третьего элемента И, третьим входом первого элемента И, и .третьими входами формирователя числовых . сигналов н блока управления, девятый и десятый выходы которого .подключены соответственно к первым входам четвертого и пятого элементов И, выходы которых подключены ко входам первого триггера, выход кото- а рого соединен с первым входом шеста- Ф го элемента И, вторые. входы элементов И, с третьего по шестой, соеди.нены с третьим выходом первого дешифратора и четвертыми входами блока управления и формирователя числовых сигналов, пятый и шестой входы которого подключены соответственно к первому выходу второго триггера и

104852),сов. первым входам датчика начального адреса и датчика конечного адреса и к выходу шестого элемента И и входу второго триггера, второй выход которого соединен со вторыми входами датчика начального адреса и датчика конечного адреса, седьмой вход формирователя числовых сигналов.подключен к выходу первого элемента И и

I 1

Изобретение относится к вычислительной технике и может. быть использовано при разработке запоминающих устройств ЦНМ и аппаратуры автоматического контроля памяти. S

Известно устройство для контроля накопителей, содержащее формирователь адресных сигналов, схему сравнения адресов, блок пуска-останова, имитаторы ввода начального и конечно-fp го адресов, формирователь числовых сигналов, схему сравнения чисел, блок управления, счетчик, триггер, дешифратор, две схемы И и схему

ИЛИ Q1), 15

Недостатком этого устройства яв,ляется то, что оно не обеспечивает контроля накопителя, построенного на динамических элементах памяти, т.е. имеет недостаточно широкую область применения.

Наиболее близким техническим решением к изобретению является устройство для контроля накопителя, содержащее формирователь адресных сигналов, соединенный с имитатором ввода начального адреса, со схемой сравнения адресов, подключенной к имитатору ввода конечного .адреса и формирователю числовых сигналов, соединенному со схемой сравнения чис-30 ла, счетчик, подсоединенный к дешифратору, триггер, блок управления, соединенный со. счетчиком, дешифратором, триггером, с формирователями числовых и адресных сигналов, со 35, схемами сравнения числа и адреса, с коммутатором тестовых сигналов, со вторым блоком управления, с пер. вой схемой ИЛИ, входы которой подсоединены к выходам первой и втоРой схем И, входы которых соединены со схемой сравнения чисел и со вторым блоком управления, регистр адреса, подключенный к формирователю адресных сигналов и ко втоРой схеме ИЛИ, 45 три схемы И, соединенные с блоками управления Г 2 ).

Недостатками этого устройства являются низкие быстродействие и пятому входу блока управления, шестой вход которого соединен с выходом третьего элемента И, третий вход которого и третий вход шестого. элемента И подключены к четвертому выходу блока управления, третий вход четвертого элемента И соединен с выходом блока сравнения ацр92 надежность, так как оно не обеспечивает проверки влияния строк накопителя друг на друга в период хранения информации в условиях отсутствия регенерации.

Целью изобретения является повышение быстродействия и надежности устройства.

Поставленная цель достигается тем, что в устройство для контроля накопителей, содержащее формирователь адресных сигналов, блок сравнения адресов, блок местного управления, датчик начального адреса, датчик конечного адреса, формирователь числовых сигналов, блок сравнения чисел, блок управления, счетчик импульсов, первый триггер, первый дешифратор, регистр адреса и элементы И, причем выход датчика начального адреса соединен с первым входом формирователя адресных сигналов, второй и третий входы которого подключены соответственно к первому и ко второму выходам блока управления, третий выход которого подключен к первому входу регистра адреса, выход которого соединен .с четвертым входом формирователя адресных сигналов, пятый вход которого подключен к выходу первого элемента И, а первый и второй выходы соединены соответственно спервым входом блока сравнения адресов и со вторыми входами регистра адреса и блока сравнения адресов, третий вход которого подключен к выходу датчика конечного адреса, четвертый выход блока управления соединен с первыми входами первого элемента И и блока сравнения чисел, второй вход которого подключен к выходу формирователя числовых сигналов, а выход соединен с пеРвым входом второго элемента И, второй вход которого подключен к пятому выходу блока управления, шестой и седьмой выходы которого подключены соответственно к первому и ко второму входам формирователя числовых сигналов, а восьмой и де1048521

60 вятый выходы соединены со входами счетчика импульсов, выход которого подключен ко входу первого дешифратора, первый и второй выходы которого соединены соответственно со вторым входом первого элемента И и с. первым входом блока управления, вто" рой вход которого подключен к выхо-. ду блока местного управления, вход которого соединен с выходом второго элемента И, третий вход блока .10 сравнения чисел является информационным входом устройства, выходы формирователей адресных и числовых сигналов являются соответственно .. адресными и информационным выходами )5 устройства, введены второй дешифратор, второй триггер и элементы И, с третьего по шестой, причем вход второго дешифратора соединен с первым выходом формирователя адресных сигналов, а выход — с первьм входом третьего элемента И, третьим входом первого элемента И и третьими входами формирователя числовых сигналов и блока управления, девятый и деся- тый выходы которого подключены соот-, ветственно к первым входам четвертого и пятого элементов И, выходы которых подключены ко входам первого триггера, выход которого соединен с.первьм входом шестого элемен-. та И, вторые входы элементов И, с третьего по шестой, соединены с третьим выходом первого дешифратора ис четвертыми входами блока управления и формирователя числовых сигналов, пятый и шестой входы которого подключены соответственно к первому. выходу второго триггера и первым входом датчика начального адреса и датчика конечного адреса и к вы- 40 ходу шестого элемента И и входу второго триггера, второй выход кото-, рого соединен со вторыми входами датчика начального адреса и датчика конечного адреса, седьмо»ход фор" 45 мирователя числовых сигналов подключен к выходу первого элемента,.И и пятому входу блока управления, шестой вход которого соединен с выходом третьего элемента И, третий вход которого и третий вход шестого

50 элемента И подключены к четвертому выходу блока управления, третий вход четвертого элемента И соединен свыходом блока сравнения адресов.

На фиг. 1 представлена функцио- 55 нальная схема предложенного устройства; на фиг. 2 и 3 — соответствен- но функциональные схемы блока управления и формирователя числовых сигналов.

Устройство (фиг. 1) содержит формирователь 1 адресных сигналов, блок 2 сравнения адресов, блок 3 местного управления, предназначенный для пуска и останова работы 65 устройства, датчик 4 начального адреса, датчик 5 конечного адреса, формирователь 6 числовых сигналов, блок / сравнения чисел, блок 8 управления, счетчик 9 импульсов, первый .триггер 10, первый дешифратор 11, первый элемент И 12, регистр 13 адреса, второй элемент И 14, второй дешифратор 15, элементы И с третьего по шестой 16-19 и второй триггер 20.

Блок управления содержит (фиг. 2) элементы ИЛИ 21 и 22, элемент И 23. и 24, триггер 25, элементы И 26-29, элемент ИЛИ 30, триггеры 31 и 32, элемент И 33 и формирователь управляющих сигналов 34. Формирователь числовых сигналов (фиг. 3) содержит коммутатор 35, триггеры 36 и 37, элемент ИЛИ 38 и элементы И 39 — 41.

Формирователь управляющих сигналов формирует сигналы ВИ 42 — 46.

Формирователь адресных сигналов содержит счетчик строк и счетчик столбцов (не показаны), Устройство работает следующим, образом.

В работе устройства можно выделить следующие основные этапы: в запоминающие элементы (ЗЭ) первой (контролируемой) строки накопителя записывается (нулевая ) единичная информация; в 33 следующей по порядку строки накопителя производится запись единиц (нулей ); считывается информация из 33 первой строки с контролем правильности считывания; при этом проверяется сохранность информации в ЗЭ контролируемой строки в условиях обращения к соседней строке, т.е. отсутствие влияния строки на строку; номер контролируемой строки изменяется последовательно от первой до последней (или от начальной до конечной), а затем в обратном порядке.

Первоначально все, блоки устрой-. ства установлены в нулевое состояние (цепи установки в 0 условно не показаны). Блок 8 (фиг. 1) Формирует режим записи в ЗЭ контролируемой строки, код адреса которой (начальный адрес) вводится из датчика 4, по всем раз-. рядам накопителя. С выхода коммутатора 35 (фиг, 3) формирователя 6 нулевой сигнал подается на выход устройства (а затем на информационный вход контролируемого накопителя). В блоке 8 с помощью первого временного сигнала ВИ, . форми.руются управляющие сигналы. (триггером 32 и элементом И 28) для счета столбцов и подаются на вход формирователя 1, что обеспечивает последовательное изменение его состояний от нулевого до конечного .

1048521

При записи нулевой информации в последний ЗЭ контролируемой строки на выходе дешифратора 15 появляется сигнал,. разрешающий изменение состояния триггера .36 (через элементы И 39 и ИЛИ 38), формирование импульса записи в регистр 13 (через элементы И 29 и ИЛИ 22), формирование управляющих сигналов для счета строк формирователем 1 (через элементы И 29 и ИЛИ 21), изменение состояния триггера 31. B связи с этим по ВИ, адрес контролируемой строки эайоминается в регистре 13, изменяется состояние счетчика строк в формирователе 1, изменяется состояние триггера 36 в формирователе б, а по ВИ изменяется состояние.триггера 31, что приводит к запрету прохождения сигналов через элемен ты И 39 и 29, а также к разрешению прохождения сигналов через элемент И 24.

Далее происходит запись единичной информации в ЗЭ строки, соседней с контролируемой, по всем разрядам накопителя в течение времени, равного периоду: регенерации..

Определение соответствующего отрез. ка времени осуществляется счетчиком 9 и дешифратором 11. Управляющие сигналы для счетчика 9 формируются элементом И 29 с помощью ВИ при условии разрешения с выхода дешифратора 15. Через отрезок времени, равный периоду регенерации, формируются сигналы на первом выходе дешифратора 11 и на выходе дешифратора 15, разрешающие изменение состояния триггера 36, изменение состояния триггера и формирование импульса записи из регистра 13 в счетчик строк формирователя 1. В соответствии с этим по ВИ с выхода формирователя 6 выдается нулевая информация, а по ВИ, в,счетчик строк формирователя 1 заносится адрес контролируемой строки из регистра 13, и в блоке 8 формируется режим считывания.

Далее происходит контрольное считывание иэ ЗЭ контролируемой строки, сравнение считанной информации блоком 7 с ранее записанной информацией и при обнаружении ошибки происходит останов Работы устрой. ства (через элемент И 12 и 6лок 3).

Таким образом проверяется сохранность информации в течение отрезка времени, равного периоду регенерации в накопителе, при обращении к соседним ЗЭ в режиме записи информации, имеющей противоположное значение относительно хранимой.

Во время проверки правильности считанной информации из последнего ЗЭ контролируемой строки на выходе дешифратора 15 имеется разрешающий сигнал, а по заднему фронту

ВИ появляется разрешающий сигю нал на третьем выходе дешифрато а ра 11, эти сигналы позволяют изменить состояние счетчика строк в формирователе 1 (через элементы ты И 26 и ИЛИ 21) (фиг. 2) и состояние триггера 25 (через элементы И -16 и ИЛИ 30) по ВИц блок 8 формирует режим записи, по ВИ > следующего временного цикла в счетчике строк формирователя 1 (фиг. 1) устанавливается код адреса следующей контролируемой строки.

15 Далее в ЗЭ контролируемой строки производится запись нулевой информации. При этом состояние счетчика. 9 не изменяется, т.е. на третьем выходе дешифратора 11 сохраняется разрешающий сигнал и при записи в последний ЗЭ контролируемой стро ки опять формируется разрешающий сигнал на выходе дешифратора 15.

Эти сигналы позволяют изменить сос тояйие триггера ЗЬ (через элемен, ты И 40 и ИЛИ 38) в Формирователе б, изменить состояние счетчика строк в формирователе 1 (через элементы И 27 и ИЛИ 22) По ВИ изме-: няется состоянИе триггера 36, записывается информация из счетчика строк формирователя 1 в регистр 13, т.е. запоминается адрес новой контролируемой строки, по заднему фронту ВИ „ изменяется состояние счетчика строк

35 формирователя 1 и счетчика 9. Далее, по ВИ(при разрешении на втором выходе дешифратора 11 формируется разрешающий сигнал для установки в нулевое состояние счетчика 9 (че4р рез элемент И 23). Затем осуществляется запись единичной информации в ЗЭ соседней строки в течение времени, равного периоду регенерации, н т.д. до тех пор, пока код адреса на

45 выходе Формирователя 1 не совпадает . с кодом конечного адреса вводимого датчиком 5.,Обращение к последней строке осуществляется трижды: в режиме записи единичной информации в течение вРемени, Равного пеРиоду регенерации, — для контроля сохранности информации в ЗЭ предыдущей строки; второй раз — в режиме записи нуяевой информации в период, когда эта строка является контролируемой, и в третий раэ — в режиме контрольного считывания.

После третьего обращения к последней строке происходит переход к следующему этапу работы Устройства. Это

60 делается следующим образом. Еа триггере 10 запоминается второе обращение к последней строке .(Режим записи нулевой информации); при этом управление триггером 10 осуществляет65 ся через элемент И 17. При обращении

1048521 к последнему ЗЭ последней строки в режиме контрольного считывания элементом И 19 формируется управляющий сигнал, который изменяет состояние триггера 20 в связи с этим счетчики строк и столбцов формирователя 1 переключаются в реверсивный режим, а датчики 4 и 5 изменяют свое назначение на обратное, т,е. устройство начинает .работать при обратном переборе столбцов и строк. Этот этап 10 проверки необходим для выявления динамического влияни н на информа-. цию, хранимую в ЗЭ последних строк в тех практически важных случаях, когда накопитель (матрица памяти). разделен на две подматрицы, между которыми расположен блок усилителей считывания. В этих случаях и при том, что контролируемой является последняя строка матрицы или подмарицы накопителя, обращение к следующей строке, т.е. к первой, означает переход в другую подматрицу, и эффекта воздействия соседней строки на контролируемую не получается.Изме- 5 нение порядка следования строк позволяет избежать этого недостатка. После окончания этого этапа проверки осуществляется переключение триггера 37

1через элемент И 41), а триггер 20 переключается в исходное состояние.

Далее устройство работает по описанному выше алгоритму, но формирователь 6 в режиме записи в ЗЭ контролируемой строки формирует единичную информацию, а в режиме записи в ЗЭ соседней строки в течение периода регенерации — нулевую информацию и т.д.

Таким образом, предлагаемое устройство позволяет обеспечить контроль накопителей, построенных как на статических, так и на динамических элементах памяти, что расширяет область его применения, а также обеспечивает проверку влияния строк. накопителя друг на друга в период хранения информации в условиях отсутствия регенерации и тем самым выявляет примерно на 5% больше дефектных элементов памяти, чем зто позволяет базовый объект, и при этом обеспечивает, меньшие затраты времени на контроль накопителей, что повышает его надежность и быстродействие.

Технико-экономические преимущества предложенного устройства заключаются в его более высоких надежности и быстродействии, а также в более широкой области его применения, по сравнению с прототипом.

1048521

1048521

1 048521

Составитель Т.Зайцева

Редактор Л.Повхан ТехредМ..Костик Корректор Тяско

Заказ 7940/57 Тираж 594 . Подписное

ВНИИПИ Государственного комитета СССР пб делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г.ужгород, ул.Проектная, 4