Адаптер канал-канал

Адаптер канал-канал

Иллюстрации

Показать все

Реферат

 

1. АДАПТЕР КАНАЛ АНАИ по ввт.св. № 734661, отличающ в и с а тбм, что, с цепью повыш&вия провэводкгепьноств адаптера, в каж«дый его блок связв с каналом введен узел буферной памятв, првяем в каждом блоке связи с каналом восьмой выход узла управления соединен с входом управления записью узпа буферной памятв, информационный вход которого подключав к выходу узла входных сигналов, внфо мационные выходы узлов буферной первого и второго блоков связи с каналом соединены соответственно с пяплми входами узлов выходных сигналов второго и первого блоков связв с кавалом , а входы управления чтеввем в выходы синхроншацнв - соответственно с девятыми выходами в седьмыми вхоцамв узлов управления второго в первого блоков связв с каналом.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(sg Я 06 Р 3/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 734661

;(21) 3474920/18-24 (22) 21.07. 82 (46) 23е10.83. Бюп. М 39 а(72) Н.Н.Ерасова, В.А.Исаенко, В.А.Капиничев к В.N. Тафепь (53) 681.14 (088.8) (86) 1. Авторское свидетельство СССР l4 734661, кп. Gi 06 Р 3/04, 1978 (щототнд). (84)(57) 1. АДАПТЕР КАНАЛ-КАНАЛ ао авт.св. Ж 734661, о т и н ч а ю . m s й:с я тем, что, с целью повышения нроюводнтепьностн адаптера, s кам дый его блок связн с каналом введен

„„SU„„1049895 A узел буферной памяти, причем в каждом блоке связи с каналом восьмой выход уэпа управления соединен с входом управ пения записью узла буферной иамяти, ннформационный вход которого подключен к выходу уэпа входных сигналов, информационные выходы узлов буферной паматн первого и второго блоков связи с ка-налом соединены соответственю с пятыми входами узлов выходных сигналов второго и первого блоков связи с кана пом, а входы управления чтением и выходы синхронизации - соответственно с девятыми. выходами и седьмыми входами узлов у равпения второго н первого блоков связи с каналом.

ХО4

2. Адаптер по й. 1, о т п и ч а юшийся тем, что уэеп управпения бпока связи с каналом содержит входной мупьтидпексор, постоянную память и выходной регистр, причем группа инфор» мационных входов входного мультиплексора соединена с первым - восьмым вхо-. дами уэпа, группа адресных входов - c первой группой выходов выходного регистра, а выход - с управляющим Вхс дом постоянной памяти, груйпа выходов

: которой подкпючена к группе входов выходного регистра, a x puma адресных вхо, дов»к второй группе выходов выходного ре., гистра,третья группа выходов которого соеди- кена с первым-девятым выходами узла.

3. Адаптер по и. Х, о т л и ч а ю - шийся тем, что узе буферно памяти бпока связы с канапом содержит память, счетчик адреса, регистр копичества байтов и схему сравнения, причем информационные вход и выход памяти соединв« ..ны соответственно с информапионными, входом и выходом узда, адресат@ вход с Выходом счетчика адреса и первыми входами схемы сравнения и регистра ко-, пичества байт, второй вход которого подключен к первому входу счетчика "адреса, первому управпяккцему входу памяти и входу управпения записью узда, а выход к второму входу схемы сравнения, Выход ., которой является Йаходом синхронизапии узла, в орой вход счетчика адреса соединен с вторым управляющим входом памяти и выходом управления чтени- ем узла.

Иэобретеиие относнтся к Вычислитепьной технике и может быть использова"но в многомашинных вычиспнтельных коь ппексах для связи пифровых вычислитеш ° ных машин (ЦВМ).

По основному авт.св. К 734661 известен адаптер канап-канал, содержа щий буферный регистр, бпок сравнения . команд, блок задания режима и два бпока связи с каналом, каждый иэ которых ñîдержит узел входных сигналов, регистр адреса, регистр команд, узеп сравнения адресов, дешифратор команд, узеп управпения, регистр байта состояния, узел выходных сигнапов, выход которого являет ся первым выходом адаптера, первый вход узла Выходных сигнапов каждого бпока связи с каналом обьединен соответ ственно с первыми входами буферного регистра ВыхОд которого подключен к . второму входу уэна выходных сигналов в каждом иэ блоков связи с каналом,вход узпа входных сигнапов является первым входом адаптера, а выход подключен к первым входам узла сравнения адресов, узла ВыхОдных сигналов и регистра Ко манд, выход которого соединен через дешифратор команд с первым входом узла управпения, первый выход которого подкпючен к третвему входу узла Выходных сигналов, четвертым входом соединенного с выходом регистра байта состояния, вход которого подкпючен к второму выхо ду узла управпения, второй вход и третий вы ход которого подкпючены соответственно к выходу и второму Входу уэна сравнения адресов, четвертые выходы узпа

Ь управпення в каждом иь бпоков связи с каналом соединены между собой, пятые

Выходы - с вторыми входами буферного регистра„шестой Вы ход уэна управления явпается вторым Выходом адаптера, седьмой:Выход соединен с вторым входом регистра команд, третий вход - с вторым входом адайтера, третий вход узна сравнения адресов подкпючен к выходу регист ра адреса, Выходы бпока задания режима подключены соответственно к пятым входам узлов управпещи блоков связи с канапом, шестые входы которых соедиюны с выходом блока сравнении команд, входы которого соединены соответственно с

Выходами регистров команд блоков связи

ic канапом 51 $

Недостатком известного адаптера канап-канал явпяетса низкая скорость межмашинного обмена, обус повпеннаа тем, что общая скорость обмена опредепаетса быстродействием менее быстродействующего канада БИМ, подкпюченньго к адаптеру, а также невозможностью органиэации обмена в двух направпениах одновременно.

Цепью изобретения явпяетса повышение производительности.

3 1049

Поставненная цель достигается тем, что в адаптер канал-канал в каждый блок связи с каналом введен узел буферной памяти, причем в каждом блоке связи с каналом Восьмой вь! ход узла управления 5 соединен с входом управления записью узна буфепной памяти, информационный вход которого подключен к выходу уэна входных сигналов, информационные выхо-. ды узлов буферной памяти первого и . fo второго блоков связи с каналом соединены соответственно с пятыми входами

ye1Ios sblxoQHbIx cHx Hellos sTopoFo H IIep вого блоков связи с каналом, а входы управлений чтением и выходы "синхрони- 15 эации - соответственно с девятыми выходами и седьмыми входами узлов управления второго и первого блоков связи с каналом.

При этом уэен управления блока связи щ с каналом содержит входной муньтиплексор, постоянную память и выходной ре гистр, причем группа информационных входов входного муньтиплексора соединена с первым - восьмым входами узла, 25 гру1п1а адресных входов - с первой груп пой выходов выходного регистра, а выход с унравлякяцим входом постоянной памяти, rpyllria выходов которой подкнючена к группе входов выходного регистра, а группа адресных входов - к второй группе выходов выходного регистра, третья группа выходов которого соединена с цервым - девятым выходами узла. . Кроме того, узел буферной памяти блока связи с каналом содержит память, счетчик адреса, регистр- количества байтов и схему сравнения, причем информационные Вход и ВыхОд памяти сОеди пеев соответственно с информационными входом и выходом узла, адресный вход.с выходом счетчика адреса и первыми входами схемы сравнения и регистра количества байт, второй вход которого подключен к первому входу счетчика адреса, первому управляющему входу памяти и входу управления записью узла, а выход - к второму входу схемы сравнения, выход которой является выходом синхронизации узла, второй вход счетчи ка адреса соединен с вторым уцравля1ОmHM входом памяти и выходом управце ния чтением узла.

На фиг. 1 представлена блок-схема адаптера; на фиг. 2 - функциональная ,схема узла буферной памяти; на фнг. 3 функциоюльная схема узла управнеиия; иа фиг. 4 - граф состояний и переходов узлов управнения.

895 4

Адаптер содержит (фиг.1) первый H второй блоки 1 и 2 связы с каналом,. каждый иэ которых включает узел 3 выходных сигналов, регистр 4 команд, дешифратор 5 команд, регистр 6 адреса, узел 7 сравнения адресов, узел 8 управпения, узел 9 выходных сигналов, регистр

10 байта состояния. Блоки 1 и 2 связи с каналом соедиюны между собой несколькими управп пиниями и через общие буферный регистр 11, блок

12 сравнения команд и блок 13 задания режима. Адаптер связан с соцрягаемыми каналами с паияцью шии 14 и 15 информационных линий кананов, шин 16 и

17 управляющих линий канапов, шин 18 и 19 информационных линий абонентов,. шин 20 и 21 управлякхцих ..линий абонею тов. Каждый иэ блоков связи с каналом содержит узел 22 буферной памяти с информационными входами 23 и выходами 24, -первы;ли 25 и вторыми 26 уп равпяющими Входами упраВпякхцю4и Вы ходами 27.

Узлы 22 буферной памяти содержат (фиг. 2) память 28, счетчик.29 адреса, регистр 30 количества байтов и схему

31 сравюнйя.

Узел 8 управления включает в себя входной мультипнексор 32, постоянную память 33, выходной регистр 34. На фнг. 3 показаны также шина 35 сигналов синхронюации и шина 36 начальной установки. Мультиплексор 32 предназначен дня реанизации усновных цереходов.

Постоянная цамятв ЗЗ служит дня хранения набора микрокоманд. Выходной регистр 34 предназначен дня устранения разброса времени выборки различных адресных р1юрядов постоянной памяти.

Информационные входы му Ьтипнексора соединены с Входными шинами уэна, по которым поступают сигнаны перехода. из одного состояния узпа 8 в другое.

Выход мультиплексора подкнючен к младшему адресному входу йостоянной памяти 33, на группу адресных входов которой подаются сигналы с выходного регистра.

Узел 8 управления реализован в виде микропрограммного автомата, граф-алгоритм которого представлен на фиг. 4 (для упрощения приведена часть алгоритма описывающая выполнение операции Запись в режиме Одна память; Осталь1а1е час, ти алгоритма выполняются анапогия1п1м, образом. Каждая часть алгоритма может быть выполюна как отденьная микропро грамма}. В этом графе в кружках иэо5 1049895 бражен адрес ячейки постоянной памяти, в которой хранится микрокоманда; дугами изображены переходы иэ одного состояния в другое; названия сигнапов над кружками означают, что сигнапы формируются в этих состояниях; названия сигнапов над дугами означают, что переход иэ одного состояния (начапо дуги) в другое (стреп ка дуги) происходит при напичии этого сигнапа. 1О

Уэпы 3 входных сигнапов представпяют собой группу усипитепей — приемников снгнапов интерфейса и осуществпяют прием информационных сигнапов интерфейса от канапа по шинам 14(15). 15

Регистр 4 и дешифратор 5 команд осуществпяют прием, хранение и дешифрацию кода, поступающего иэ ханапа.

Регистры 6 и узпы 7 сравнения адре- са осущвствпяюг сравнение адреса с за-. данным адресом, поступившим в канап, и выдачу в канап заданного адреса.

Узлы 8 управпения вь рабатывают внутренние сигналы управпения и сигнапы управпения на шинах 20(21) пиний управпения абонента в соответствии с кодом команды, сигналами, поступающими из канапа по шинам 16(17), и сигнапами бпока 13 зада.ния режимов.

Уэпы 9 выходных сигнапов представ Зо пяют собой усипитепи» передатчики ии терфейса и осуществпяют передачу в кенап информационных сигнапов по шинам

18(19).

Регистры 10 байтов состояния осущвствпяют хранение и передачу в каиап байтов состояния. Формирование разрядов в pet-истрах 10 осуществпяется по сит» напам узпов 8.

Буферный регистр 11 осуществпявт прием,,хранение и передачу в канап бай 1 тов команд и данных. Передача данных через регистр 4 осущвсгвпяется топько в режимах, при которых не испопьэуюг» .Ся узпы 22 буферной памяти. Бпок 12 45

-осуществляет сравнение кодов команд, О поступивших иэ первого и второго канапов. Бпок 13 представпяет собой тумб перный регистр, задающий четыре режима работы; Монопопьный, "Мупьгиппексный, Одна память и Две памяти .

Узпы 22 буферной памяти спужаг дпя приема, хранения и выдачи в канап байтов данных.

Адаптер канап-канап работает в четырех режимах, задаваемых бпоком 13.

В режимах Монопопьный и М упьти- . ппексный адаптер работает так же, как и известный адаптер.

В режиме Одна память адаптер работает спедующим образом, Канап (например, первый) выбирает адаптер в соответствии с принципами органиэации ввода-вывода. При этом адрес от канапа rio шинам 14 канапа через уэеп 3 поступает в уэеп 7 дпя сравнения с адресом адаптера, хранимым в регистре 6 адреса. Резупьтат сравнения адресов выдается в узеп 8. Ecris адреса совпадают, из узпа 7 сравнения адресов выдается ответный адрес адаптера на шины 18 абонента и дапее в канап.

Дешифратор 5 декодирует команду, попучвнную иэ канала и хранимую в регистре,4.

Поспе расшифровки команды первого канала адаптер осуществляет прием по шинам 14 и запись через узел 3 в узвц, 22 блока 1 информации. При этом уэеп

8 блока 1 формирует сигнап обнупения, а затем сигнапы модификации счетчика

29 и сигналы обращения в память 28, которые поступают на входы 25 узла

22 блока 1, После окончания приема от первого канапа данных (окончание опредепяется каналом) узел 8 блока 1 формирует сигнап записи в регистр 30, который поступает на входы 25 узпа 22 бпока 1, заносит в регистр 11 команду первого канапа, а узеп 8 блока 2 формирует и передает во второй канал байт состояния с укаэатепем Внимание . В ответ второй канап вводит команду уточнения состояния, по которой вму передается содержимое регистра 11, т.е. команда первого канана. По содержимому регистра ll программа второй IIBM определяет, какую команду необходимо ввести в адаптер, и через второй канап вводит ве в адаптер. При сравнении команд бпоком 12 (сравнению подвергаются попа модификаторов) адаптер начинает передавать во второй канап данные иэ узпа

22 бпока 1 через узап 9 блока 2. При этом уэвп 8 бпока 2 формирует сигнап обнуления, а затем сигнапы модификации счетчика 29 и сигнапы обращения и память 28, которые поступают на вхо . ,ды 26 уэпа 22 блока 1.

При сравнений значения счетчика 29 и регистра 30, что свидетепьствувт о завершении передачи во второй канал данных, принятых ог первого канапа, иа выходе схемы 31 сравнения формируется сигнап, поступающий с выхода 27 уэпа

22 бпока 1 в узеп 8 бпока 2, по когоро1049898 8 о подкпючаемой шины пронзвоцится в попе формата микрокоманцы.

Возможный формат микрокоманды име. е, .ет вид

АМК

АМХ му оканчивается выпопнение команды в втором канале.

При передаче данных из второго ка капа в первый адаптер работает так ж за искпючением того, что данные запи- 5 сываются в узеп 22 бпока 2, записью в узеп 22 управпяет уэеп 8 бпока 2, а считыванием - узел 8 бпока 1.

В режиме Две памяти адаптер обес печивает одновременный прием данных нз 16 первого и второго канапов в узпы 22 соответственно бпоков 1 и 2 и (ипи передачу в первый и второй канап данных иэ уэпов 22 соответственно бпоков 2

s 1) ° 15

В этом режиме, еспи оба канапа одновременно передают данные в адаптер,. данные первого канапа записываются в уэеп 22 бпока 1, а данные второго канапа - в узеп 22 блока 2. Затем во второй 20 канал через регистр 11 и узеп бпока 2 передается байт состояния с указатепем

"Внимание", поспе этого в первый канап через регистр 11 и уэеп бпока 1 передается такой же байт. Программы первой 25 и второй 11ВМ вводят в адаптер команды уточнения состояния, опредепяют необхоцимыв ответные команды и вводят нх через первый и второй канап в адаптер.

По этим командам данные из уэпа 22 Зв бпока 1 передаются во второй канап, а данные из узпа 22 бпока 2 - в первый канап. В этак режимe бпок 12 не рабо- тает, и сравнение команд не производится. Уэпами 8 по сигнапам дэшифратора 35

8 производится топько анапиэ направпения передачи цаниых (команца записи ипн чтения). Собственно процедуры записи и считывания в yama 22 осуществпяются так же, как и в режиме Одна память .

Уэеп управпения работает спедующим образом.

В исходном состоянии регистры 34 обнупения,, и на адресных вхоцах постоянной памяти 33 присутствует нупевой ha- 45 рес. Поспе сброса сигнапа начапьной установки по каждому сигнапу синхронизации.производится анапиэ сигнапов усповий, поступающих на вхоцы мупьтиппек. сора 32 и переход в очередное состояние.

В каждом состоянии узла 8 на адреоиый вход постоянной памяти 33 nogzrnoчается одна из входных шин узла. Выбор где АМК - попе ацреса спедующей микро- команды;

АМХ вЂ” попе кода адреса поцкпючаемого входа мупьтиппексора;

УПР - поле выходных сигнапов усе. ройства уп;ав пения;

Еспи на входной шине присутствует входной сигнап (т.е. погическая 1 ), то узеп 8 переходит в состояние, в мпадшем разряде которого. присутствует еди- v нина. Еспи на выбранной шине отсутст вует входной сигнап (т.е. присутствует логический 0 ), то автомат перехоцит в в состояние, в мпадшем раэраце которого присутствует копь. Например, пусть попе ацресов постоянной памяти 33 представпяет комбинацию 0011, попе ацреса входного мупьтиппексора 32 - 0101.

Еспи на пятом вхоцэ мупьтиппексора 32 присутствует вхоцной сигнап (т.е. поги ческая 1 ), то переход осуществпяется по адресу 00111, еспи входной сигнап отсутствует (т.е. осуивств яется по адресу 00110). Анапогичио реапизуются все оста пьные усповные переходы.

Дня формировании выходах сигнапов устройства управлении испопьэуется горнэонтапьное мнкропрог1аммирование, т.е. каждому разряду поня выход аих сигнапов микрокоманцы ставится в соответст вие опредепенмай выходной снгнап уст ройства управпения.

Таким образом, предложенный адаптер канап-канап обеспечивает бопее высокую производитепьность межмашннного обме» на по сравнению с известным, так как позвопяет выпопнять обмен между адаптером и каналом со скоростью, опредепя- емой быстродействием данного канапа, а не скоростью менее быстродействующего канапа, подключенного к адаптеру; выпопнять обмен между адаптером и канапом беэ ожидания подкпючения (т.е. приема байта состояния с указатепем «Внимание ) второго канапа.

1 049895

«Я !

97. ®æ

Р48-4

УпФА, (юуаМ авосю иия)

Составитепь B. Вертпиб

Редактор В. Данко Техред Т,фанта» Корректор, М лароши

Заказ 8426/45 Тираж 706 Подписное

ВНИИПИ Государственного окомитета СССР по депам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Фипиап ППП Патент", г. Ужгород, уп. Проектная, 4