Устройство для контроля блоков постоянной памяти

Устройство для контроля блоков постоянной памяти

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО- ДЛЯ КОНТРОЛЯ БЛОКОВ ПОСТОЯННОЙ ПАМЯТИ, содержащее блок управления, первый вход котоЕ)ОГО соединен с выходом блока синхронизации , регистр адреса, первый вход ..которого подключен к первому выходу блока управления, дешифратор, пврв1яй выход которого соединен с вторалм входом блока управления, первый ко1имутатср, . вход которого соединен с вторым выходом блока управления, первый, информационный регистр, вход которого подключен к выходу первого коммутатора,второй коммутатор, первый вход которого соединен с первым выходом первого информационного регистра, второй вход с вторым выходом дешифратора, блок сравнения, первый вход которого.подключен к второму выходу первого имфор {мационного .регистра, первый выход к третьему входу второго коммутатора, а второй выход - к третьему входу блока управления, второй информационный регистр, первый выход которого сое .динен с вторым аходом блока сравнения , а второй выход с четвертым .входом второго коммутатора, счетчик адреса, первый вход 1 соторого подключен к третьему выходу блока управления , второй вход - к третьему выходу , дешифратора, а первый выход соединен с пятым входом второго коммутатора ,, от л-и ча ю адее с я тем, что, с целью повышения быстродейстг ВИЯ и достоверности контроля, в него введены первый и второй накопители, щ третий и четвертвый коммутаторы,причем первый вход первого накопителя соединен с вторым выходом счетчика гщреса) второй вход - с выходом третьего коммутатора, а выход - с вторьо4 входом регистра адреса, первый вход второго Накопителя подключен к третьему выходу счетчика гшреса , второй вход - к выходу четвертого коммутатора, а выход - к входу 4Si iBToporo информационного регистра,вхо СО СО 00 4s даы третьего и четвертого коммутаторов соединены с четвертым и пятым выходами дешифратора соответственно.

СОЮЭ СОВЕТСНИХ .

С014ИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11)!

3(Я) G 11 С 29 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3470058/18-24 .(22 ) 09.07.82 (46) 23.10.83. Бюл. М 39 (72) E.Í. Лукьянович и С.N. Кузнецова .(53) 681 ° 327.6(088.8) (56 ) 1. Авторское свидетельство СССР

И 902077, кл. 0 11 С 29/00, 1980.

2. Авторское свидетельство СССР 9 881874, кл. G 11 С 29/ОО, 1979.

3. Asòîðñêîå свидетельство СССР:.В 613406, кл. 0 11 С 29/00, 1976 (прототип). (54)(57) УСУРОИСТВО ДЛЯ КОНТРОЛЯ

БЛОКОВ ПОСТОЯННОИ IIANHTH, содержаа(ее блок управления, первый вход которого соединен с выходом блока синхронизации, регистр адреса, первый вход:,.ico° торого подключен к йервому выходу блока управления, дешифратор, первый вйход которого соединен с вторым входом блока управления, первый коммутатор, вход которого соединен с вторым, выходом блока управления, первый, информа.ционный регистр, вход которого подключен к выходу первого коммутатора второй коммутатор, первый вход которого: соединен с первым выходом первого информационного регистра, второй вхад.-с вторым выходом дешифратора, блок:

:сравнения, первый вход которого .под ключен к второму выходу первого .инар» мационного .регистра, первый выходк третьему входу второго коммутатора, а второй выход — к третьему входу блока управления, второй информационный регистр, первый выход которого сое.динен с вторым входом блока сравнения, а второй выход с четвертым ,входом второго коммутатора, счетчик адреса, первый вход которого подклю- чен к третьему выходу блока управления, второй вход - к третьему вы« ходу.дешифратора, а первый выход соединен с пятым входом второго коммутатора,. о т л и ч а ю щ е е с я тем, :что, с целью повышения быстродейст-. вия и достоверности контроля, в него введены первый и второй накопители, g третий и четвертвый коммутаторы причем первый вход первого накопителя соединен с вторым выходом счетчика адреса, второй вход - с выходом третьего-коммутатора, а выход - с вторым входом регистра адреса, пер- Я вый вход второго накопителя подклю- . чен к третьему выходу счетчика адреса, второй вход - к выходу четвертого коммутатора, а выход — к входу второго информационного регистра,вх ФЮ лы третьего и четвертого коммутато- ф ров соединены с четвертым и пятьв) выходами дешифратора соответственно, 00 эРь

1049984

Изобретение относится к вычисли- с шестым выходом блока управления, тельной технике, а именно к запоми- а выход - с первым выходом коммутанающим устройствам, и может быть,ис-. тора, второй вход которого соединен пользовано при изготовлении и испы-, с седьмым выходом блока управления, танин блоков постоянной памяти. . третйй вход - с третьим выходом

Известно устройство для контроля- 5 блока задания циклов суммирования, блоков. постоянной памяти, содержащее . а выход - с третьим входом блока генератор импульсов, выход которого сравнения Г21. подключен к входу первого счетчика,, Однако данное устройство не позблок сравнения, одни. входы которого воляет использовать его в составе подключены к выходам эталонного на- 10 автоматизированной контролирующей копителя, а другие являются входа- системы с малой цВИ и не обеспечими устройства, выходы блока сравне- вает полноты и достоверности контния являются управляющими выходами роля блоков постоянной памяти по цсеустройства, блок элементов 2И-ИЛИ, му набору контролирующих тестов. первый комкутатОР, входы которОго 15 Наиболее. близким к изобретению подключены к выходам первого счетчи- по технической сущ о сущности является уст- 2И-ИЛИ ка и к одним входам блока.элементов .. Ройство для контроля бл я локов постоянуправляющие входы первого . ной памяти содержащее дешиф

Р жащее деши рратор н к счетчику адре коммутатора являются управляющими команд, подключенный, входами устройства, второй счетчик, 20 са и блоку управления, соединенному вход которого подключен к выходу пер- с блоком. задания программы, блоки привого коммутатора, и второй коммута- ема и выдачи чисел, дополнительный тор, одни входы которого подключены счетчик. и регистр контрольной ииформаод выход которого подключены к выходам блока элементов 2И-ИЛИ, вто- ции вход и выход рые входы - к выходам второго счетчи-25 соответственно к выходу блока приема .

2И-ИЛИ а ка и к другим входам блока элементов чисел и одному из вх д б а управляющие входы второго чи чисел, другой вход которог .ко тат в мму ора являются управляющими вхо- нен с выходом дешифратора команд, од которого соедидами устройства, выходы второго ком- вход дополнительного счетчика подклюмутатора подключены к входам эталон- чен к выходу-блока управления ного накопителя и являются выходами ходы дополнительного счетчика соеЗО ления, а выустройства, управляЮщие выходы перво- динены соответственно с входами блого счетчика подключены к соответст- . ка приема чисел и блок

1 и лона управлевующим входам блока элементов 2И-ИЛИ(1, ния З 1, 1

Однако известное устройство для

Однако это устройство не обеспе- Ç5 контроля блоков ля локов постоянной памяти чивает эффективности контроля блоков, производ т 2k б о я о ращений для считыпостоянной памяти по всему набору вания.числов и слово информации по одному может быть ис контролирующих местов,. а также не адресу обращения к конт и пользовано в составе блоку постоянной памяти, где онтролируемому автоматизированной контролирующей 40 число обра ений о системы с малой ЦВИ. о о ращений от начала цикла до запоминания информации с выхода посконт оля л

Известно также устройство для . тоянного запоминающ г. б р б оков постоянной памяти, снижает быстродействи его лока, что соде ж ее с мм т р ащ у а ор..пеРвый вход ко- : и осуществляет проверку контролируеде ствие устройства, торого соединен с первым выходом бло" мого. блока пост контролируемого блока постоянной па"., ты, что снижает досто мяти пе вый .вхо р . д которого соединен . роля блоков постоянной памяти устс вторым выходом блока управления,,ройством. а второй - с первым выходом блока Цель изобретения - вел б

- у ичение ывыхо кот г ад ия циклов суммирования, второй . стродействия устройс т тва и повыаение д oporo соединен с первым, достоверности контроля блоков постовходом блока управления, а вход - янной памяти. четве тый в с третьим выходом блока управления, . Поставленная цель ая цель достигается тем, со инеи с р ы выход блока управления что в устройство,цля к н б ед входом блока установки 55 постоянной памяти, содержащее блок контрольных чисел, а пятый выход - управления, первый вход которого с первым входрм блока сравнения,втО-. соединен с выходом блока синхронизарой вход которого соединен с выходом ции, регистр адрес ый блока стан адреса, первый вход колока установки контрольных чисел, ° торого подключен к первому д - с вторым входом блока управле": 60 блока управления дешиф выходу ния, формирователь контрольных раз- выход которого соединен с вторым вхорядов по модулю и коммутатор при дом .блока управления, первый коммутарольных аэ в этом первый вход формирователя конт- тоР, вхоц которого соед н с в р эрядов по модулю соединен выходой блока управлени п ый

ыходом сумкатора, второй вхсщ - 65 .формационный регистр, вход которого

1049984

3 4 подключен к выходу первого коммута- Коды адресов обращений к контролитора, второй коммутатор, первый вход Руемому блоку постоянной памяти и которого соединен с первым выходом . числовая эталонная информация, cooòпервого информационного регистра, ветствующая каждому адресу контроливторой вход — с вторым выходом дешиф- руемой информации блока постоянной ратора, блок сравнения, первый вход 5 памяти иэ памяти ЦВМ, последователькоторого подключен к второму выходу но поступают на входы .третьего 13 и первого информационного регистра,. четвертого 14 коммутаторов. С помощью первый выход « к третьему входу вто- команд от дешифратора 4, дешифрируюрого коммутатора, а второй выход - щего команды от ЦВМ сигналы с р ьему входу блока управлений, lO дов коммутаторов 13 и 14 последовавторой информационный регистр, пер- тельно поступают на входы первого вый выход которого соединен с вторым накопителя 11, где хранятся адреса, входом блока сравнения, а второй вы- - и второго накопителя 12, пде хра- . ход †. с четвертым входом второго ком- нится числовая информация. Выбор адмутатора, счетчик адреса, первый вход15 Реса записи в накопители 11 и 12 прокоторого подключен к третьему выходу изводится сигналами, поступающими блока управления, второй вход — к с выходов счетчика 10 адреса, статретьему выходу дешифратора, à nep- . новка которого в необходимое вый выхо с ходимое состояд оединен с пятым входом ние производится командами, постутброго коммутатора, введены первый и лающими из памяти ЦВМ, с помощью сигторой накопители, третий и четвертый : налов от дешифратора 4. коммутаторы, причем первый вход ïåð- После окончания записи нз памяти вого накопителя сое я соединен с вторым ЦВМ в идентичных адресах накопителей выходом счетчика адреса, второй вход - 11 и 12 размещаются коды адресов и с выходом т етьего комм р omeyxaxopa, а вы- числовая инФормация данных адресов ход - с вторым входом регистра адре- выбранного контролирукнцего теста. са, .первый вход второго накопителя По команде ЦВМ, с помощью сигнала с подключен к третьему выходу счетчика. выхода дешифратора 4, сигналы с вы- . адреса вто ой вхо р од — к выходу четвер- ода блока 1 синхронизации через блок того коммутатора, а выход — к входу 2 управления поступают на вход счетвторого информационного регистра, ЗО чика 10 адреса. Сигналы ды ретьего и четвертого коммута- ного адреса с выходов игналы кода начальторов со инены с в ед нены с четвертвым и пятым адреса одновременно поступают

ыходами дешифратора соответственно, входы первого 11 12 нены с поступают на

Уст с и второго 2 накопервого накопителя стройство для контроля блоков . пителей . С выхода пе постоянной памяти соединяется с ЦВМ .35 11 сигналы кода адр с б да адреса обращения к каналами выдачи и приема числовой ин- контРолируемом блок у локу постоянной па-. формации,.каналом выдачи команд. мяти поступают на вход а вход регистра 3 а второго накопителя

На фиг. 1 представлена блок-схема адреса. С выхода в устройства; *на фиг. 2 — блок-схема 12 сигналы числов и фо во информации, е вы ранному коду адресчетчика адреса; на фиг. 3 - блок- уо соответствующей в б схема третьего коммутатора; на фир.4- са контролирующего теста, поступают. блок-схема четвертого коммутатора. на вход второг фо о информационного реУстройство содержит блок 1 синкро- г«тра 9 и далее с низа ни бл ц и, лок 2 .управления, регистр хода H2l один из: входов блока 8 ее с первого его выта

3 адреса, дешифратор 4, первый комму- . сРавнения. Сигналы с вых а б с выхода блока 1 гист 6 вт тор 5, первый информационный ре- - синхронизации чере б 2 з лок управлер, второй коммутатор 7, блок ния поступают на входы

8 с авн ни р е я, второй информационный аДРеса и первого комму ходы регистра 3 р р 9, счетЧиК 10 адреса, ПерВЫй изводится один цикл б егист коммутатора 5. Про11 и вто ой 12 н ро накопители, третий . Ролируемому блоку постоянной памяти, л о ращения к контчик 10 еса с

13 и. четвертый 14 коммутаторы, .СМет- 5О Сигналы с выхода контрол адреса содержит счетчик 15 и: - .ка постоянной памяти через первый ком три группы усилителей 16-16,17-17 ., мутатор 5, по команде с в (де n - число разрядов счет- . 2 управления поступают на вход чика 15) азв а вход пер-. ет

) р язки. вого информационного регис 6

Тр ий коммутатор 13 содержит уси- 55 одного из его выходов на п стра и с . литель 19 коман и г ды и группу элементов блока 8 сравнения, где сравнивают одов на первый вход

И 20-20 (г е прав нивавтся н (д и — число разрядов ка -с сигналами с выхода второго инф алов вывода ЦВМ). Четвертый комму-. . ционного регистра 9. (n — - торого информататор 14 содержит усилитель 21 ко и группу эле„,нтов И 22-22 . Ри сРавнении сигналом с в да (где и — число разрядов канала выво6,60 блока 1 синх н

Ро изации через блок 2 .да ЦВМ). управления состояние счетчика 10 ад. - . реса увеличивается на единицу, и цикл работы устройства повторяется.

Устройство работает сле

Разом. следующим об- . При несравнении сигналом с второго

g5: выхода блока 8 сравнения запрещается

1049984 работа блока 2 управления, и сигнал с первого выхода блока 8 сравнения через второй коммутатор 7 поступает в ЦВМ, сигнализируя о наличии неисправности контролируемого блока постоянной памяти. По сигналам от дешифра.тора 4 выходные сигналы с выхода регистра 3 адреса, первого б и второго

9 информационных регистров, счетчика

10 адреса, соответствующие адресу обращения и контролируемому блоку пос- 10 тоянной памяти, при контроле которого зафиксировано несравнение считанного и эталонного значения числовой инФормации,,через второй, коммутатор 7 поступают в память ЦВМ для их даль-. $5 нейшей обработки..

Продолжение работы устройства производится по следующей команде ЦАМ, сигналом с выхода дешифратора 4, поступающим на вход блока 2 управления

Цикл работы устройства повторяется.

Производятся обращения к контролируемому блоку постоянной памяти по всему контролируемому тесту, коды адресов которого. занесены в йакопитель

11, а числовая эталонная. информация—

le накопитель 12. Команды ЦВМ с помощью сигналов от дешифратора 4, адреса обращения к контролируемому блоКу постоянной памяти и числовая информация следующего контролирующего теста через третий 13 и четвертый 14 коммутаторы вносятся в накопители 11, и 12 соответственно.

Работа устройства повторяется для следующего контролирующего теста. 35

Счетчик 10 адреса работает следующим образом.

На первый .вход счетчика 15 в.режиме обращения к контролируемому блоку постоянной памяти поступают сиг- 40 налы А„„ с одного из выходов блока

2 управления,. на второй вход - сигналы А„ с одного из выходов дешифратора 4 в режиме записи кодов адресов и числовой информации из памяти 45

ЦВМ в накопители..11 и 12, сигналы параллельного кода адреса с выходов разрядов счетчика 15 через три группы усилителей 16-16„, 17-17,18 -18„ развязки (где Н - число разрядов

I счетчика 15) поступают соответственно на входы первого 11 и второго

12 накопителей и второго коммутатора 7.

Третий коммутатор 13 работает следующим образом.

На вход усилителя 19, в режиме записи тестовой информации из памяти

ЦВМ в накопитель 11, поступает сигналО„ с одного из выходов дешифратора" 4. Сигнал с выхода усилителя

19. поступает параллельно .на входы управления группы элементов И:20-20,; вторые входы которых А„ соединяют.ся с выходами канала вйхода ЦВМ.Сигналы кода адреса контролирующего теста Аддрс выходов .группы элементов И 20-20„ по команде с дешифратора 4 поступают на соответствующие входы числовой информации первого накопителя 11 и запоминаются по адресу, выбранному .счетчиком 10 адреса.

Четвертый коммутатор 14 работает следующим образом.

На вход усилителя 21, в режиме записи тестовой информации из, памяти .

ЦВМ на второй накопитель 12, поступает сигнал U „a c îäíîãî из выходов дешифратора 4. Сигнал с выхода усилителя 21 .поступает на входы управления группы элементов И 22-22,вторые входы которых соединяются с выходами канала вывода ЦВМ. Сигналы числовой информации контролирующего теста А„„ „с выходов группы элементов

И 22 -22„ йо команде с дешифратора 4 поступают на соответствующие входы числовой информации второго накопителя 12 и запоминаются по адресу, выбранному счетчиком 10 адреса, идентичному адресу, выбранному счетчиком

10 адреса в первом, накопителе 11.

Таким образом, введение новых признаков и связей обеспечивает повышение достоверности контроля. блоков постоянной памяти, возможность реализации лйбого набора контролирующих тестов без внесения устройства с малой ЦВМ, что яозволяет автоматизировать контроль блоков постоянной памяти.

,1049984

1049984

ФАЗ

"чу.

Составитель О.Кулаков

Редактор И.Николайчук Техред М.Надь Корректор A-Дзятко

Заказ 8437/50 Тираж 594. Подписное . ВНИИПИ Государственного комитета СССР по делам йзобретений и открытий

113035, Москва,Ж-35 Раушская наб. д. 4/5

Филиал ППП "Патент", г.ужгород,ул.Проектная,4