Корреляционное устройство для определения задержки

Корреляционное устройство для определения задержки

Иллюстрации

Показать все

Реферат

 

1. КОРРЕЛЯЦИОННОЕ УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗАДЕРЖКИ, содержащее генератор тактовых импульсов, выход которого соединен с информационным входом управляемого делителя частоты, управляющие входы которого соединены с соответствующими выходами группы старших разрядов реверсивного счетчика, первый и второй регистры сдвига, информационный вход первого регистра сдвига является первым входом устройства, отличающееся тем, что, с целью повышения точночти, в устройст .во введены счетчик тактов, два дешифратора , блок сравнения, третий регистр сдвига, компаратор, два элемента И, элемент ИЛИ, три блока вычитания, три сумматора и блок коррекции , причем выход управляемого делителя частоты соединен с первым входом первого элемента И и счетным входом счетчика тактов, выходы разрядов которого подключены к соответствукадим входам первого и второго дешифраторов и первой группе входов блока сравнения, выход которого соединен с установочным входом счетчика тактов, входы второй группы входов блока сравнения соединены с соответствующими выходами группы младших разрядов реверсивного счетчика, вход суглмирования которого подключен к выходу элемента ИЛИ, а вход вычитания реверсивного счетчика подключен к первому выходу блока коррекции , первый управляющий вход которого объединен с первым входом второго элемента И и подключен к выходу первого дешифратора, второй выход блока коррекции соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, второй вход которого объединен с вторым управляющим входом блока коррекции и подключен к выходу компаратора, вход которого объединен с первым информационным входом блока коррекции и подключен к выходу первого сумматора, второй и третий информаi ционные вход блока коррекции подключены соответственно к выходам (П С второго и третьего сумматоров, управляющие входы первого, второго и третьего сумматоров объединены и подключены к выходу первого дешифратора , а информационные входы сумматоров подключены соответственно к выходам первого, второго и третьего блоков вычитания, первые входы которых объединены и являются вторым входом устройства, вторые входы сд первого, второго и третьего блоков вычитания подключены соответственно к выходам второго, первого и третьесл го регистров сдвига, тактовые входы 4 которых объединены и подключены к выходу первого элемента И, второй сд вход которого подключен к выходу второго дешифратора, выход первого регистра сдвига соединен с информацион HbS4 входом второго регистра сдвига, выход которого соединен с информационным входом третьего регистра сдвига , выходы группы младших разрядов i реверсивного счетчика и выход управляемого делителя частоты являются выходом устройства. 2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок коррек

COOS СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) 3(51) G 06 F 15/336

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTQPGHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИЙ (21 ) 3468979/18-24 (22) 09.07.82 (46) 30.10.83. Бюл. Р 40 (72) Н.М. Кедо (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

9 636617, кл. G 06 F 15/336, 1976.

2. Авторское свидетельство СССР

9 849226, кл. G 06 F 15/336, 1981 (прототип). (54)(57) 1. КОРРЕЛЯЦИОННОЕ УСТРОЙСТБО ДЛЯ ОПРЕДЕЛЕНИЯ ЗАДЕРЖКИ, содержа-. щее генератор тактовых импульсов, выход которого соединен с информационным входом управляемого делителя частоты, управляющие входы которого соединены с соответствующими выходами группы старших разрядов ре« версивного счетчика, первый и второй регистры сдвига, информационный вход первого регистра сдвига является первым входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точночти, в устройст" .во введены счетчик тактов, два дешифратора, блок сравнения, третий регистр сдвига, компаратор, два элемента И, элемент ИЛИ, три блока вычитания, три сумматора и блок коррекции, причем выход управляемого делителя частоты соединен с первым входом первого элемента И и счетным входом счетчика тактов, выходы разрядов которого подключены к соответствующим входам первого и второго дешифраторов и первой группе входов блока сравнения, выход которого соединен с установочным входом счетчика тактов, входы второй группы входов блока сравнения соединены с соответствующими выходами группы младших разрядов реверсивного счетчика, вход суммирования которого подключен к вых -,ду элемента ИЛИ, а вход вычитания реверсивного счетчика подключен к первому выходу блока коррекции, первый управляющий вход которого объединен с первым входом второго элемента И и подключен к выходу первого дешифратора, второй выход блока коррекции соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, второй вход которого объединен с вторым управляющим входом блока коррекции и подключен к выходу компаратора, вход которогр объединен с первым информационным входом блока коррекции и подключен к выходу первого сумматора, второй и третий информационные входы блока коррекции подключены соответственно к выходам второго и третьего сумматоров, управляющие входы первого, второго и третьего сумматоров объединены и подключены к выходу первого дешифратора, а информационные входы сумматоров подключены соответственно к выходам первого, второго и третьего блоков вычитания, первые входы которых объединены и являются вторым входом устройства, вторые входы первого, второго и третьего блоков вычитания подключены соответственно к выходам второго, первого и третьего регистров сдвига, тактовые входы которых объединены и подключены к выходу первого элемента И, второй вход которогоподключен квыходу второго дешифратора, выход первого ре" гистра сдвига соединен с информационным входом второго регистра сдвига, выход которого соединен с инуормаци" онным входом третьего регистра сдвига, выходы группы младших разрядов реверсивного счетчика и выхоц управляемого делителя частоты являются выходом устройства.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок коррек1051545 ции содержит первый и второй элемен гы сравнения, первый, второй и третий элементы HE первый и второй элементы И, входы которых являются соответственно первыми вторым выходами блока, первые входы первого и второго элементов И объединены и являются первым управляющим входом блока, вторые входы первого и второго элементов И объединены и подкпючены к выходу первого элемента НЕ, вход которого является вторым управляющим входом блока, третьи входы первого и второго. элементов И объединены с входами

Изобретение QTHocHt к специализированным средствам вычислительной,техники и может быть использоваНо для определения задержки между исходным и опорным сигналами в корре- э ляционных измерителях скорости и дальномерах.

Известно устройство, состоящее из двух регистров сдвига, мультиплексора, преобразователя сигналчастота, реверсивного счетчика, двух делителей частоты, тактового генератора и блока индикации (1) .

Недостатком данного устройства является невысокая -,очность определения задержки при сравнительно высоком быстродействии, либо низкое быстродействие при высокой точности.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее регистр сдвига, информационный вход которого является первым входом устройства, тактовый генератор, выход которого подключен к счетному входу делителя частоты, выход которого соединен с управляющими входами первого и второго регистров сдвига, преобразователь сигнал-частота, первый вход которого является вторым входом устройства, второй вход объединен с входом второго регистра и подключен к выходу мультиплексора, третий вход преобразователя сигнал-частота подключен к выходу второго регистра сдвига, реверсивный счетчик, выходы младших разрядов которого подключены к соответствующим установочным входам делителя частоты, а выходы старших разрядов соединены с управляющими входами мультиплексора, арифметический блок, коммутаторы по числу ячеек первого регистра, вхо ды каждого коммутатора соединены с соответствующими разрядными выходами соответствующих ячеек первого второго и третьего элементов НЕ соответственно и подключены соответственно к выходам второго и третьего элементов HE выходы которых соединены соответственно с четвертыми входами первого и второго элементов И, первые входы первого и второго элементов сравнения объединены и являются первым информационным входом блока, а вторые входы первого и второго элементов сравнения являются соответственно вторым и третьим информационными входами блока. регистра сдвига, выходы коммутаторов подключены .к соответствующим входам мультиплексора, блок управления, входы которого подключены соответственно к первому и второму выходам преобразователя сигналчастота и выходу делителя частоты, а первый и второй выходы блока управления подключены к соответствующим входам реверсивного счетчика, третий выход соединен с управляющими входами коммутаторов и входом арифметического блока, другие входы которого подключены соответственно к выходам младших и старших разрядов реверсивного счетчика (2) .

Данное устройство благодаря использованию коммутаторов для последовательного подключения коммутируемых разрядов в каждой из групп регистра задержки к входам мультиплексора позволяет компенсировать временное рассогласование, возникающее в момент смены тактовой частоты. Это дает возможность совместить в устройстве быстродействие и точность измерения в широком интервале временных задержек. Однако, эта точность снижается в случае, если форма корреляционной кривой имеет колебательный характер, т. е. имеет несколько экстремумов. Для определения времени задержки необходимо отыскание макси- . мального экстремума корреляционной функции.

Кроме того, данное устройство является сравнительно сложным, реализация его требует большого количества элементов. Наличие в каждой из групп первого регистра коммутируемых разрядов влечет за собой использование регистров с большим количеством выводов. Так как разрядность выпускаемых промышленностью регистров, имеющих выводы с каждого разряда, невелика из-за ограниченного

1051545 числа выводов, реализация регистра задержки в устройстве-прототипе требует большого количества корпусов интегральных. микросхем.

Подобная задача возникает и с коммутаторами. При большом количестве коммутируемых разрядов необходимо испольэовать двухъярусное включение коммутаторов.

В основном эти факторы определяют габариты, потребление, сложность 10 проектирования и изготовления. данного устройства. Еще более сложным становится устройство, когда его входные сигналы имеют многоуровневое квантование. В этом случае регистр 15 и коммутаторы должны оперировать с многоразрядным кодом, соответственно, увеличивается объем и функциональная сложность устройства. Большое количество узлов и элементов устройства приводит к снижению его надежности.

Цель изобретения — повышение измерения и надежности устройства, а 25 также функциональное упрощение его схемы.

Поставленная цель достигается тем, что в корреляционное устройство для определения задержки, содержащее генератор тактовых импульсов, выход которого соединен с информационным входом управляемого делителя частоты, управляющие входы которого соединены с соответствующими выходами группы старших разрядов реверсивного счетчика, первый и второй регистры сдвига, информационный вход первого регистра сдвига является первым входом устройства, введены счетчик тактов, дна дешифратора, блок сравне- 40 ния, третий регистр сдвига, компаратор, два элемента И, элемент ИЛИ, три блока вычитания, три сумматора и блок коррекции, причем выход управляемого делителя частоты соеди- 45 нен с первым входом первого элемента И и счетным входом счетчика тактов, выходы разрядов которого подключены к соответствующим входам первого и второго дешифраторон и пер-50 вой группе входов блока сравнения, выход которого соединен с установочным входом счетчика тактов, входы второй группы входов блока сравнения соединены с соответствующими выходами группы младших разря55 дов реверсивного счетчика, вход суммирования которого подключен к выходу элемента ИЛИ, а вход вычитания реверсивного счетчика подключен к первому выходу блока коррекции, первый управляющий вход которого объединен с первым входом второго элемента И и подключен к выходу первого дешифратора, второй выход блока коррекции соединен с первым 65 входом элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, второй вход которого объединен с вторым управляющим входом блока коррекции и подключен к выходу компаратора, вход которого объединен с первым информационным входом блока коррекции и подключен к выходу первого сумматора, второй и третий информационные входы блока коррекции подключены соответственно к выходам второго и третьего сумматоров, управляющие входы первого, второго и третьего сумматоров объединены и подключены к выходу первого дешифратора, а инфОрмационные входы сумматоров подключены соответственно к выходам первого, второго и третьего блоков вычитания, первые входы которых объединены и являются вторым входом устройства, вторые входы первого, второго и третьего блоков вы итания подключены соответственно к выходам второго, первого и третьего регистров сдвига, тактовые входы которых объединены и подключены к выходу перьго элемента И, второй вход которого подключен к выходу второго дешифратора, выход первого регистра сдвига соединен с информационным входом второго регистра сднига, выход которого соединен с информационным входом третьего регистра сдвига, выходы группы младших разрядов реверсивного счетчика и выход управляемого делителя частоты являются выходом устройства.

Кроме того, блок коррекции содержит первый и второй элементы сравнения, первый, второй и третий элементы НЕ, первый и второй элементы И, выходы которых являются соответственно первым и вторым выходами блока, первые входы первого и второго элеf ментов И объединены и являются первым управляющим входом блока, нторые входы первого и второго элементов И объединены и подключены к выходу первого элемента НЕ, вход которого является вторым управлякнцим входом блока, третьи входы первого и второго элементов И объединены с входами второго и третьего элементов НЕ соответственно и подключены соответственно к выходам второго и третьего элементов НЕ, выходы которых соединены соответственно с четвертыми входами первого и второго элементов И, пер .— вые входы первого и второго элементов сравнения объединены и являются первым информационным входом блока, а вторые входы первого и второго элементов сравнения являются соответственно вторым и третьим информационными входами блока.

На фиг. 1 йредставлена блок-схема устройства; на фиг. 2 - блок-схема

1051545 управляемого делителя частоты; на фиг. 3 — диаграммь1 работы устройства.

Первый вход устройства (фиг. 1) соединен с информационным входом регистра 1 сдвига, выход регистра 1 соединен с информационным входом

5 регистра 2 и соответствующим входом блока 3 вычитания, выход регистра 2 соецинен с информационным входом регистра 4 и соответствующим входом блока 5 вычитания, выход регистра 4

СОЕДИНЕН С СООТВЕТСТВ ЮЩИМ ВХОДОМ блока 6 вычитания; второй вход устройства соединен с другими входами блоков 3, 5 и 6 вычитания, выходы которых подключены к информационным 15 входам соответствующих сумматоров

7 — 9, соответствующий управляющий вход блока 10 коррекции подключен к выходу компаратора 11„ вход которого соединен с Выходом сумматора 8, пер- 7О вый вход элемента И 12 соецинен с другим управляющим входом блока 10 и управляющими входами сумматоров

7 — 9, второй вход элемента И 12 подключен к выходу компаратора 11, выход генератора 13 тактовых импульсов соединен с информационным Входом управляемого делителя 14 частоты, выход которого подключен к счетному входу счетчика 15 тактов и первому входу элемента И 16, выходы разрядов счетчика 15 тактов соединены с первой группой Входов блока 17 сравнения, с входами дешифраторов 18 и 19, выход дешифратора 19 соецинен с первым входом элемента И 12; выход элемента ИЛИ 20 соединен с входом сложения реверсивного счетчика 21, вход вычитания которого подключен к первому выходу блока 10 коррекции, второй выход которого соединен с 40 первым входом элемента ИЛИ 20, второй вход которого подключен к выходу элемента И 12, первый, второй и третий информационные входы блока 10 коррекции подключены соответственно к выходам сужлаторов 8, 7 и 9, выход старшего разряда из группы 22 мг.адших разрядов реверсивного счетчика 21 соединен с счетным входом группы 23 старших разрядов реверсивного счетчика 21 соединены с соответствующими входами второй группы входов блока 17 сравнения, выход которсго соединен с установочным входом счетчика 15 тактов, выходы группы 23 старших разрядов реверсивного счетчика 21 подключены к соответствующим управляющим входам управляемого делителя 14 частоты, выход которого, а также выходы группы 22.младших разрядов реверсивного счетчика 21 яв- 6О ляются выходом устройства.

Блок 10 коррекции содержит элементы 24 и 25 сравнения, элементы НЕ

?6 — 28, элементы И 29 и 30.

Управляемый делитель 14 ча",тоты (фиг. 2) содержит делитель 31 частоты и мультиплексор 32.

Устройство работае-. следулцим образом.

B момент включения производится начальная установка блоков: обнуляются счетчик 15 тактов, группа 23 старших разрядов реверсивного счетчика 21, задающих коэффици-нты деления управляемого делителя (нулевое состояние старших разрядов реверсивного счетчика задает минимальный коэффициент деления управляе лого делителя, т.е. максимальную тактовую частоту на выходе делителя). В группе 22 младших разрядов реверсивного счетчика 21 устанавливается число

А „, определяющее при минимальной длительности тактов (минимальном коэффициенте деления управляемого делителя 14 частоты) нижнюю границу измеряемой транспортной задержки и

Так, например, если в младшие разряды реверсивного счетчика записано число 300, а период

1 тактовой частоты на выходе управляемого делителя 14 частоты 1 =-2 мкс (Г =500 кГц), то измеряемая транспортная задержка равна 600 мкс, что соответствует в реализованном макете корреляционного устройства скорости объекта порядка 50 узлов.

С минимального значения транспортной задержки .тй,мин начинается поиск действительной величины транспортного запаздывания. Последовательность импульсов с генератора 13 тактовых импульсов, поделенная в управляемом делителе 14 частоты, поступает на счетчик 15 тактов и через элемент И

16 — на регистры 1, 2 и 4 сдвига.

На вхоцы устройства поступают значения квантованных по уровню сигналов, сдвинутых между собой по времени на величину транспортного запаздывания, По каждому такту блоки 3, 5 и 6 зь читания гроизводят вычисление абсолютных значений разности величин, поступающих с выходов регистров 1, 2 и 4 и входа устройства. Абсолютные значения разностей на каждом такте суммируются в соответствующих сумматорах 7 — 9. Процесс суммирования в сумматорах производится В течение

N тактов, где N — число разрядов регистра 1 сдвига. Одновременно с этим производится заполнение регистров 1, 2 и 4 сдвига новой информацией, которая используется в операциях следующего цикла вычислений, Интервал в 1< тактов является интервалом корреляции, моменту в Н тактов соответствует выходной импуль.,с дешифратора 19. Ясли в конце интервала корреляции число в сумматоре 8 превышает заданный пороговый уровень, то выходной сигнал компаратора 11

1051545 разрешает прохождение импульса с дешифратора 19 через элемент И 12, элемент ИЛИ 20 на вход сложения реверсивного счетчика 21. В компараторе

11 число с выхода сумматора 8 сравнивается с порогом. Абсолютные величи- 5 ны разности, определяемые блоками

3, 5 и б вычитания, характеризуют степень корреляции процессов на их входах. Чем меньше абсолютная величина разности, тем ближе по величине 30 сравниваемые значения. Следовательно, чем меньше гезультаты суммирования в сумматорах, тем сильнее коррелированы исследуемые процессы.

Таким образом, превышение порога 15 результатом суммирования в сумматоре 8 означает недостаточную степень коррелированности процессов, т. е. несоответствие значения исследуемой задержки действительному времени 20 транспортного запаздывания.

Импульс, поступивший на вход сложения реверсивного счетчика 21, увеличивает его содержимое на единицу, или исследуемое значение тран спортной задержки ь p на один такт.

По заднему фронту сигнала с цешифратора 19 производится обнуление сумматоров 7 — 9. В течение времени корреляции ((тактов новой информацией заполняется только регистр 1 сдвига.

Для смены информации во всех трех регистрах сдвига требуется время загрузки ;игр -, равное и +2 тактам. Регистры 2 и 4 сдвига — одноразрядные. Это обеспечивает измерение

<>р с точностью до одного такта.

Дешифратор 18 фиксирует момент, рав ный времени загочзки оегистоов

"гагр ={ К +2, (и закрывает прохождение тактовой последовательности 40 через элемент И 16 на регистры 1, 2 и 4сдвига () — период следования тактовых импульсов) .

Таким образом, записанная в регистры информация запоминается до момента нового поступления тактов через элемент И 16. Такты с управляемого делителя 14 частоты продолжают отсчитываться в счетчике 15 тактов. В момент достижения в нем числа, равного хранящемуся в группе 22 мпадших разрядов реверсивного счетчика 21, блок 17 сравнения вырабатывает импульс сброса счетчика 15 тактов, вновь открывается для прохождения тактов элемент И 16 и вышеописанный процесс продолжается для исследования нового значения сто, увеличенного на один такт частоты следования тактовых импульсов с управляемого делителя 14 частоты.

Если время транспортной задержки лежит вобласти довольнобольших величин, то в процессе добавления в группе 22 младших разрядов реверсив- 65 ного счетчика 21 происходит переполrlpH "макс 2й мин ю импульс реполнения с группы 22 мпадших разрядов реверсивного счетчика меняет состояние группы 23 старших разрядов реверсивного счетчика, определяющее коэффициент деления управляемого делителя. Благодаря этому увеличивается вдвое периодследования тактовых импульсов с управляемого делителя 14, при этом в группе 22 младших разрядов реверсивного счетчика вновь устанавливается число А,„,„„ . Так как "ма с -2 A мин и макс = "мин („, т. е. время "Tð при смене коэффициента деления в у правляемом делителе 14 частоты и замене числа А мак на h мин в мпЖ ших разрядах реверсивного счетчика

21 не изменяется. Это обеспечивает непрерывность исследования времени транспортной задержки.

В области, где значение исследуемого времени задержки приближается к действительному времени транспортной задержки, абсолютные значения разностей на выходах блоков 3, 5 и б вычитания уменьшаются, соответственно, уменьшаются значения сумм в сумматорах 7 — 9 к(моменту сравнения, моменту окончания интервала корреляции).

В процессе исследования наступает момент, когда значение суммы в сумматоре 8 за интервал корреляции не достигает заданного порога порогового уровня, ïðèçíàê хорошей коррелируемости процессов). В этом случае устройство переходит из режима поиска в режим слежения. Значение порогового уровня (в частном случае для реализованного устройства)определяется величиной боковых выбросов корреляционной функции. Таким образом, назначение порогового уровня

"отрезать" боковые выбросы корреляционной функции, чтобы исключить возможность определения транспортной задержки .yp по неосновному экстремуму, следовательно, порог определяет лишь нижнюю границу области значений корреляционной функции, в ксторой отыскивается ее максимум.

Сигнал с компаратора 11 закрывает элемент И 12 и включает в работу блок 10 корреляции, который по сигналам окончания интервала корреляции с дешифратора 19 вырабатывает сигнал сложения или вычитания в реверсивный счетчик 21, приближая тем самым значение исследуемого времени задержки к действительному транспортному эапаздываник Тр

Блок 10 коррекции вырабатывает на своем выходе в режиме слежения (при наличии соответствующего сигнала с компаратора) сигналы управления

1051545

Входы блока коррекции

Выходы блока коррекции с дешифратора 19 с компаратора 11 с сумматоров 7 - 9, условие на вход сложения реверсивного счетчика через елемент ИЛИ 2 а вход вычиания реверивного четчика т 9 9 7 8 8 9

7 23 9

П р и м е ч а н и е: х — состояние входа безразлично;

"1"-. на выходе компаратора 11, если 28 "-- K p, "0"- если qî ., "1"-на выходе дешифратора 19 означает наличие импульса;

"0"-отсутствие импульса;

ZZ, 7 g, 29 — результаты суммирования соответственно в сумматорах 7, 8 и 9. реверсивным счетчиком 21 согласно таблице.

Если в процессе поиска будет пропущен момент равенства исследуемой и действительной транспортной задержки или произойдет сбой слежения, то устройство после просмотра всего допустимого диапазона транспортных задержек в момент достижения в млад» ших разрядах реверсивного счетчика макс при макс управляемого де- 10 лителя 14 частоты производит смену максимального коэффициента деления на минимальный.

Таким образом, начинается повторный этап поиска. Велиыина транспорт- 15 ной задержки 1тр определяется по состоянию группы 22 младших разрядов реверсивного счетчика 21 и управляемого делителя 14 частоты.

Работа устройства поясняется временными диаграммами (фиг. 3).

В предлагаемом устройстве исключаются ошибки определения времени задержки по неосновным экстремумам 25 корреляционной функции, соответственно повышается точность измерения времени задержки, Время задержки в предлагаемом устройстве вычисляется по результатам ЗО корреляции двух процессов на постоянном для данной тактовой частоты участке времени, составляющем часть от действительной величины транспортной задержки 2zp . Это позволяет функционально упростить устройство, так как вместо регистра задержки, состоящего из большого количества групп регистров с большим числом отводов, используется последовательный " - разрядный регистр.

Одновременно с этим исключается большое количество коммутаторов.

В предлагаемом устройстве изменение величины исследуемого транспортного запаздывания производится дискретно наодин тактпутем сйены числа в реверсивном счетчике (добавление или вычитание "единицы" ). Эта элементарная операция заменяет сложный в реализации алгоритм компенсации рассогласования временного масштаба, используеьжй в устройстве-прототипе.

Предлагаемое устройство обладает высокой по сравнению с устройствомпрототипом точностью измерения, функциональной простотой и большей надежностью, благодаря чем достигается положительный эффект, Кроме того, предлагаемое устройство реализуется на несложных стандартных элементах счетно-решающей техники и может найти применение в гидроакустическом корреляционном лаге. Такой лаг позволяет исключи ь иэ измерений скорость течения и определить скорость судна относительно дна.

10 1545

ВНИИПИ Закаэ 8670/49

Тираж 70б Подписное

Филиал ППП "Патент", г.Ужгород, ул.Проектная,4