Счетчик импульсов

Иллюстрации

Показать все

Реферат

 

СЧЕТЧИК ИМПУЛЬСОВ, содержащий входную шину и п разрядов, каждый из которых содержит многоустойчивую пересчетную схему и первый элемент И, выход которого соединен с первым входом первого элемента И последующего разряда, входная шина соединена с первым входом первого элемента И первого разряда, 6 т л ичающийся тем, что, с целью повышения надежности, в каждый разряд введены второй элемент И и сумматор , первая группа . вЬсодов которого соединена с выходами многоустойчивой пересчетной схемы, вход установки в нуль и счетный вход которой соединены соответственно с выходами первого и второго элементов И, первый вход последнего из которых соединен с первым входом первого элемента И, выходы сумматора соединены с второй группой входов сумматора предыдущего разряда, один из выходов сумматора которого, соответствующий цифре, являющейся контрольным числом, соединен с вторым входом первого элемента И и инверсным входом второго элемента И.

891 01) СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(Я) Н 03 К 23 02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРОЮ

- еъ»»

». »»»

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMV СВИДЕ П=ЛЬСТВУ (54 ) (57 ) СЧЕТЧИК ИМПУЛЬСОВ, содер- жащий входную шину н и разрядов, каждый иэ которых содержит многоустойчивую пересчетную схему и первый. элемент И, выход которого соединен (21) 3449199/18-21 (22) 04.06.82 (46) 30.10.83. Бюл. Р 40 (72) A.A. Борисенко, й.Д. Ловля и Е.Л. Онанченко (71) Сумский филиал Харьковского ор-. дена Ленина политехнического института им. В.И. Ленина (53) 621.374.32 (088.8) (56) 1. Толстяков В.С. и др. Обнаружение и исправление ошибок в дискретных устройствах. N., "Советсткое радио", 1972, с, 124, рис. 3-16.

2. Букреев Й.Н. и др. Микроэлектронные схемы цифровых устройств.М., "Советское радио", 1975, с. 256, рис, 5-8б (прототип). с первым входом первого элемента И последующего разряда, входная шина соединена с первым входом первого элемента И первого разряда, о т л ич а ю шийся тем, что, с целью повышения надежности, в каждый разряд введены второй элемент И и сумматор, первая группа взводов которого соединена с выходамн многоустойчивой пересчетной схемы, вход установки в нуль и счетный вход которой соединены соответственно с выходами первого и второго элементов И, первый вход последнего из которых соединен с первым входом первого эле-! мента И, выходы сумматора соединены с второй группой входов сумматора предыдущего разряда, один иэ выходов сумматора которого, соответствующий цифре, являющейся контрольным числом, соединен с вторым входом первого элемента И и инверсным входом второго элемента И.

1052731

Изобретение относится к цифровым устройствам и предназначено для помехоустойчивого счета импульсов, а также в качестве помехоустойчивых распределителей импульсов и пересчетных схем.

Известен помехоустойчивый двоичный счетчик импульсов, содержащий .входную шину, двоичные разряды и блок кодирования (Ц .

Недостатки данного устройства неоднородная структура блока кодирования, что приводит к существенному увеличению аппаратурных затрат для реализации блока кодирования при увеличении разрядности счетчи- 15 ка, и индикация не всех сбоев счет° чика.

Известен счетчик импульсов, содержащий входную шину и и разрядов, каждый из которых содержит многоус- зО тойчивую пересчетную схему и элемент И, выход которого соединен с первым входом первого элемента И последующего разряда, входная шина соединена с первым входом первого элемента И первого разряда -и счетным входом многоустойчивой пересчетной схемы первого разряда, один из выходов многоустойчивой пересчетной схемы которой соединен с вторым входом элемента И, в каждом разряде, кроме первого, первый и второй входы элемента И соединены соответственно со счетным входом и одним из выходов многоустойчивой пересчетной схемы $2). недостатками известного устройст- З5 ва являются низкая помехоустойчивость и отсутствие возможности обнаружения ошибок.

Цель изобретения - повышение на- щ дежности счетчика.

Для достижения поставленной цели в счетчике импульсов, содержащем входную шину и и разрядов, каждый из которых содержит многоустойчивую пересчетную схему и первый элемент И, выход которого соединен с первым входом первого элемента И последующего разряда, входная шина соединена с первым входом первого элемента И первого разряда, в каждый разряд введены второй элемент И и сумматор, первая группа входов которого соединена с выходами многоустой чивой пересчетной схемы, вход установки в нуль и счетный вход которой соединены соответственно с выходами первого и второго элементов И, первый вход последнего иэ которых соединен с первым входом первого элемента И, выходы сумматора соеди- 44} нены с второй группой входов сумматора предыдущего разряда, один из выходов сумматора которого, соответствующий цифре, являющейся контрольным числом, соединен с вторым 65 входом первого элемента И и инверсным входом второго элемента И.

На фиг.1 представлена блок-схема счетчика импульсов, на фиг. 2 один из разрядов счетчика импульсов с контрольным числом равным двум; на фиг. 3 — схема пятиразрядного счетчика импульсов с контрольным числом равным единице.

Схема, счетчика импульсов содержит разряды 1-3 счетчика импульсов, многоустойчивые пересчетные схемы

1-1-1-3 соответственно разрядов 1-3 счетчика импульсов, сумматоры 2-1-2-3 соответственно разрядов 1-3 счетчика импульсов, элементы И 3-1-3-3 и

4-1-4-3, входнуи шину 5, выходные шины 6-1-6-3 соответственно разрядов

1-3 счетчика импульсов.

Выходы многоустойчивых пересчетных схем 1- 1-1-3 соединены соответственно с первыми .группами входов сумматоров 2-1-2-3, выходы последних двух из которых соединены соответственно с вторыми группами входов сумматоров 2-1 и 2-2, выходы элементов И 4-1-4-3 соединены соответственно со счетными входами многоустойчивых пересчетных схем 1-1-1-3, входы установки в ноль которых соединены соответственно о .выходами элементов И 3-1-3-3, выходы сумматоров

2-1-2-3 соответствующие цифре, являющейся контрольным числом, соединены соответственно с первыми входами элементов И 3-1-3-3 и соединены соответственно с инверсными входами элементов И 4-1-4-3, прямые входы которых соединены соответственно с вторыми входами элементов

3-1-3-3 и соединены соответственно входной шиной 5 и выходами элементов И 3-1 и 3-2, контрольные выходы сумматоров 2-1-2-3 соединены соответственно с выходными шинами

6-1-6-3.

С помощью сумматоров 2-1-2-3 происходит суммирование цифр всех разрядов счетчика. Эта сумма при правильном функционировании счетчика не должна превышать некоторого контрольного числа. О его достижении в счетчике информирует сигнал на выходе наибольшей цифры одного из сумматоров. Если сумма цифр разрядов счетчика превышает контрольное число, это свидетельствует о переходе счетчика в запрещенное состояние и появлении ошибки (сигнала на одной из шин 6-1-6-3).

Для организации переносов и счета служат элементы И 3-1-3-3,4-1-4-3.

Перенос произойдет в том случае, если в одном из сумматоров появится сигнал иа выходе его наибольшей цифры. По этому сигналу при поступлении счетного импульса на входную шнну через соответствующие элементы И

1051731 и! -Г(-„- ).Г

50 п > k произойдет сброс соответствующей сумматору многоустойчивой пересчетной схемы в ноль и прибавится единица к пересчетной схеме соседнего старшего разряда.

Устройство по фиг.1 работает следующим образом.

Сигнал с выхода многоустойчивой пересчетной схемы, например 1-2, соответствующий какой-то цифре (номеру состояния), поступает на один l0 из входов сумматора 2-2; на один из вторых входов которого поступает сигнал с одного из выходов сумматора 2-3 старшего разряда 3. Если сумма цифр рассматриваемого и старших 15 разрядов счетчика равна контрольному числу {в этом случае младшие разряды счетчика при его правильном функционировании равны нулю),на соответствующем выходе сумматора 2-2 вырабаты-20 вается сигнал, поступающий на пря- . мой и инверсный входы соответственно. Тем самым запрещается поступление счетного импульса на счетный вход многоустойчивой пересчетиой схемы 1-2 и производится установка ее в ноль по входу .установки в ноль, а в соседнюю старшую многоустойчивую пересчетную схему 1-3 по счетному импульсу добавляется единица.

;Если на выходе, соответствующем кон- З0 трольному числу сумматора 2-3, сиг;нал не появляется, то на этом процесс образования единицы переноса

:и счета по данному счетному импульсу оканчивается.. В том случае, 35 когда на выходе, соответствующем контрольному числу сумматора 2-3, появляется сигнал; то в соответствии с рассмотренным алгоритмом цроисходит установка в ноль соответствую- 40 щей ему пересчетной схемы 1-3 и передача единицы в старший соседний разряд.

Число состояний N рассматриваемого счетчика определяется бино- 45 миальным коэффициентом где n-k= 6 - контрольное число;

k — - число разрядов счетчика. при k = 4; и = 6 М С6 444 =15 55

4 6)

В = 6-4 = 2

Разрешенные. последовательные состояния счетчика для указанных .k и п имеют вид: 0000, 0001, 0002, 60

0010, 0011, 0020, 0100, 0101, 0110, 0200, 1000, 1001, 1010, 1100, 2000.

Так как число состояний счетчика определяется биномиальными коэффициентами, то легко осуществить переход От состояния биномиального с чика к соответствующему сочетанию из и пифр.

Один разряд предлагаемого счетчика с контрольным числом = 2 содержит двоичный счетчик 7, дешифратор 8, элементы И 9 и 10, входную шину 11, матрицу. 12 элементов И 12-1-12-9, матрицу 13 элементов ИЛИ 13-1-13-3, выходную шину 14, входные шины

15-1-15-3 и выходные шины 16-1-16-3.

Входная шина 11 соединена с прямым входом элемента И 10 и первым входом элемента И 9, выходы которых соединены соответственно со счетным входом и входом установки в ноль счетчика 7, выходы которого соедине.ны с входами дешифратора, выход которого соответствуюший первому числу, соединен с первыми входами элементов И 12-1-12-3, выход дешифратора 7, соответствующий второму числу, соединен с первыми входами элементов И 12-4-12-6, выход дешифратора 7, соответствующий третьему числу, соединен с первыми входами элементов И 12-7-12-9, входная шина

15-1 соединена с вторыми входами элементов И 12-1, 12-4 и 12-7,входная шина 15-2 — с вторыми входами элементов И 12-2, 12-5 и 12-8,входная шина 15-3 — с вторыми входами элементов И 12-3, 12-6 и 12-9, входы элемента ИЛИ 13-1 .соединены с выходами элементов И 12-2 и 12-4, входы элемента ИЛИ 13-2 — с выходами элементов И 12-3, 12-5 и 12- 7, входы элемента. ИЛИ 13-3 - с выходами элементов И 12-6, 12-8 и 12.-9, выходные шины 16-1, 16-2, 16-3 и 14 соединены соответственно с выходами элемента И 12-1, элементов ИЛИ

13-1-13-3, выход элемента ИЛИ 13-2 соединен с вторыч входом элемента И 9 и инверсным входом элемента И 10.

Матрица 12 элементов И 12-1-12-9 и матрица 13 элементов ИЛИ 13-1-13-3 составляют сумматор. Счетчик 7 и дешифратор 8 составляют многоустойчивую пересчетную схему.

Выходные шины 16-1-16-3 являются выходами соответственно первого, второго и третьего чисел сумматора, на входные шины 15-1, 15-2 и 15-3 поступают соответственно.сигналы с выходных шин 16-1, 16-2 и 16-3 старшего разряда, на выходной шине 14 появляется сигнал ошибки в случае сбоя счетчика.

Если контрольное число М = 1, то предлагаемое устройство выполняет функции помехоустойчивого сдвигающего регистра.

Пятиразрядный сдвигающий,регистр (кольцевой счетчик),содержит триггеры 17-1-17-5,полусумматоры 18-1-18-4, элементы И 19-1-19-5 и 20-1-20-5, 1051731

Фиг.2 элемент ИЛИ 21, элемент И-HE 22, входную шину 23, шину 24 установки и выходную шину 25.

Выходная шина 25 соединена с выходом элемента И-HE 22, входы которого соединены с выходами переносов полусумматоров 18-1-18-4, первые входы которых соединены соответственно с прямыми выходами триггеров 17-1-17-4, входы которых соединены соответственно с выходами элементов 19-1-19-4, соединены соответственно с тактовыми входами триггеров 17-2-17-5, соединены соответственно с прямыми входами элементов И 20-2-20-5 и соединены соответственно с первыми входами элементов И 19-2-19-5, вторые входы полусумматоров 18-1-18-4 соединены соответственно с выходами суммы полусум- 20 маторов 18-2-18-4 и прямым выходом триггера 17-5, соединены соответственно с вторыми входами элементов И

19-2-19-5 и соединены соответственно с инверсными входами элементов И 25

20-2-20-5, выходы которых соединены соответственно с входами К триггеров

17-2-17-5, вход последнего из которых соединен с выходом элемента И

19-5 и первым входом элемента ИЛИ 21,ЗО выход которого соединен с входом К триггера 17-1, вход установки в единицу которого соединен с входами установки в ноль триггеров 17-2-17-5 и шиной 24 установки, входная шина 23 соединена с тактовым входом триггера 17-1, прямым входом элемента И 20-1 и первым входом элемента И 19-1, второй вход которого соединен с инверсным входом элемента И 20-1 и выходом суммы полусумматора 18-1.

По сигналу, поступающему по шине 24 установки, происходит установка в единицу триггера 17-1 младшего разряда и в ноль триггеров 17-2-17-5 всех старших разрядов, С приходом синхроимпульса по шине 23 происходит сдвиг единицы с младшего разряда в старший.При наличии "1" в самом етаршем разряде и приходе следующего синхроимпульса указанная единица через элемент ИЛИ 21 заносится в младший разряд и цикл повторяется.

Если появляется несколько единиц в счетчике, то на одном или несколь-. ких выходах суммы полусумматоров появляются сигналы ошибки. Эти сигналы объединяются элементом И-НЕ 22, на выходе которого индицируется сигнал ошибки.

Предлагаемый кольцевой счетчик обнаруживает любые ошибки типа 0 - 1.

Таким образом,.введенные конструктивные,признаки обеспечивают повышение надежности счетчика эа счет сравнения с контрольным числом, превышение которого свидетельствует о наличии ошибки.

1051731

Составитель Ранов

Редактор Л. Пчелинская . Теехред Л.Пилипенко Корректор й. Ференц

Тираж 936 Подписное.ВНИИПИ Государственного комитета СССР . по дел К изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 8687/58

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4