Сумматор в коде "м из @

Сумматор в коде "м из @

Иллюстрации

Показать все

Реферат

 

СУММАТОР В КОДЕ М ИЗ М ПО авт.св. 873238, отличающийс я тем, что, с-целью повышения его надежности за счёт коррекции кодовых слов операндов, он содержит дополнительную матрицу коррекции переноса, первый и второй регистры операндов и блок управления, причем выходы дополнительной матрицы коррекции переноса соответственно соединены с второй группой входов регистра результата , первая и вторая группы входов дополнительной матрицы коррекции переноса соединены соответственно с второй группой выходов матрицы сложения и с входными шинами переноса сумматора, информационные входы первого и второго регистров операндов соединены соответственно с входными шинами первого и второго регистров операндов сумматора, информационные входы первого и второго регистров операндов соединены с входами матрицы сложения, первые информационные выходы первого и второго регистров операндов соединены с первым и вторым входами блока управления, выходы состояний первого и второго регистров операндов соединены с третьим и четвертым входами блока управления , первая группа выходов матрица сложения соединена с пятым и шестым входами блока управления, седьмой, восьмой и девятый входы блока управ ..J ления соединены соответственно с первой управляющей шиной состояния, с второй управляющей шиной установки и с входной шиной установки сумматора , первый и второй выходы блока управления соединены с разрешающими входами соответственно матрицы коррекции переноса и дополнительной матрицы коррекции переноса, третий выход блока управления соединен с входами управления инверсией первого и второго регистров операндов и с сигнальной выходной шиной сумматора, четвертый и пятый выходы блока управления соединены соответственно с первым выходом управления результа§ том операции и вторым выходом управления инверсией сумматора, причем блок управления содержит элементы ИЛИ, элемент НЕ, три элемента И и триггер, входы первого элемента ИЛИ соединены с пятым и шестым §. входами блока, выход первого элемента ИЛИ соединен с четвертым выходом блока и с входом элемента НЕ, выход элемента НЕ соединен с первыми входами всех элементов И, вторые входа -всех элементов И соединены с сл седьмым входом блока, третий и четМ вертый входы второго элемента И соединены с первым и вторым входами блока, третий и четвертый входы третьего элемента И соединены с третьим и четвертым входами блока, выоо ход первого элемента И является третьим выходом блока,, выходы второго и третьего элементов И соединены с входами второго элемента ИЛИ, выходкоторого соединен с пятым выходом блока, единичный и нулевой входы триггера являются соответственно девятым и вось№Ш входами блока, единичный и нулевой выходы триггера являются срответственно первым и вторым выходами блока.

(29) (И) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(51) G 06 Р 7/49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:„

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ ) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ,(61) 873238 (21) 3457383j18-24 (22) 25.06.82 (46) 07.11.83. Вюл. М 41 (72) В.A.Ãóìåíþê и Н.Н.Сиверская (71) Киевский ордена Трудового. Красного Знамени институт инженеров гражданской авиации (53) 681. 325 (088. 8) (562 1. Авторское свидетельство СССР

9 873238,кл. G 06 F 7/49,1980 прототип (54) (57) СУММАТОР В КОДЕ "И ИЗ )2 " по авт..св. В 873238, о т л и ч а ю щ и йс я тем, что, с. целью повышения его надежности эа счет коррекции кодовых слов операндов, он содержит дополнительную матрицу коррекции переноса, первый и второй регистры операндов и блок управления, причем выходы до- полнительной матрицы коррекции переноса соответственно соединены с второй группой входов регистра результата, первая и вторая группы входов дополнительной матрицы коррекции переноса соединены соответственно с второй группой выходов матрицы сложения и.с входными шинами переноса, сумматора, информационные входы первого и второго регистров операндов соединены соответственно с входными шинами первого и второго регистров операндов сумматора, информационные входы первого и второго регистров операндов соединены с входами матри» цы сложения, первые информационные выходы первого и второго регистров операндов соединены с первым и вторым входами блока управления, выходы состояйий первого и второго регистров операндов соединены с третьим и четвертым входами блока управления, первая группа выходов матриц@ сложения соединена с пятым и шестым входа)ры блока управления, седьмой, восьмой и девятый входы блока управления соединены соответственно с первой управля(ощей шиной состояния, с второй управляющей шиной установки и с входной шиной установки суьэ(атора, первый и второй выходы блока управления соединены с разрешающими входами соответственно матрицы коррекции переноса и дополнительной матрицы коррекции перекоса, третий выход блока управления соединен с входами управления инверсией первого и второго регистров операндов и с сигнальной выходной шиной .сумматора, четвертый и пятый выходы блока управления соединены соответственно с первым выходом управления результатом операции и вторым выходом уп- Я равления инверсией сумматора, причем блок управления содержит элементы ИЛИ, элемент НЕ, три элемента И и триггер, входы первого элемен- („„ та ИЛИ соединены с пятым и шестым входами блока, выход первого элемен- йЙ та ИЛИ соединен с четвертым выходом блока и с входом элемента НЕ, выход элемента НЕ соединен с первыми входами всех элементов И, вторые входы всех элементов И соединены с етэ . седьмым входом блока, третий и четвертый входы второго элемента И со- фф единены с первым и вторым входами блока, третий и четвертый входы третьего элемента И соединены с треть- (, им и четвертым входами блока, выход первого элемента И является третьим выходом блока,. выходы второго и третьего элементов И соединены с входамн второго элемента ИЛИ, выход )ре которого соецинен с пятым выходом блока, единичный и нулевой входы триггера являются соответственно девятым и вось(им входами блока, еди-. ничный и нулевой выходы триггера являются срответственно первым и вторым выходами блока.

1OS 31О3

Изобретение относится к вычислительной технике и предназначено для суммирования чисел, представленных в коде "М из 11 " (где И вЂ” количество позиций в кодовом слове,. М -,количество единиц в кодовом слове) .

По основному авт.св. Р 873238 известен сумматор в коде "М из И содержащий регистр результата, матрицу сложения, матрицу коррекции переноса и блок коммутации, причем 1О входы матрицы сложения соединены соответственно с входными шинами первого и второго операндов сумматора, выходы;регистра результата - с выходными шинами сумматора, первая 15 группа входов регистра результата соединена с входной шиной установки сумматора, первая группа выходов матрицы сложения — с выходными шинами сумматора, вторая группа выходов 20 матрицы сложения — с первой группой . входов матрицы коррекции переноса., те из этих. выходов, которым соответствуют независимые от переноса неповторяющиеся пОзиции в кодовых сло- 25 вах всех возможных результатов, соединены непосредственно с соответствующими входами второй группы входов регистра результата, другие выходы второй группы выходов матрицы сло.жения, которым соответствуют независимые от переноса повторяющиеся позиции в кодовых словах всех возможных результатов, соединены с входами блока коммутации, выходы блока коммутации соединены с соответствующими входами второй группы входов регистра результата, вторая группа входов матрицы коррекции переноса .соединена с входными шинами перено са сумматора $1) .

Сумматор фиг,.1 содержит регистр 1 результата, матрицу 2 корНедостатком устройства является то, что возникновение неисправностей, например обрыв любой связи в матрице сложения, содержащей большую 45 часть элементов устройства, приводит к потере функциональной полноты последним, т.е ° к выходу из строя всего устройства.

Целью изобретения является повы,шение надежности сумматора в коде

"М из Щ " за счет коррекции кодовых слов операндов. !

Поставленная цель достигается тем, что сумматор в коде "М из N " содержит дополнительную матрицу коррекции переноса, первый и второй регистры операндов и блок управления, причем выходы дополнительной матрицы коррекции переноса соответственно соединены с второй группой входов 60 регистра результата, первая и вторая группы входов дополнительной матрицы коррекции переноса соединены соответственно с второй группой выходов матрицы сложения и с входными ши-65 ками переноса сумматора, информационные входы первого и второго регистров операндов соединены соответственно с входными шинами первого и второго регистров операндов сумматора, информационные входы первого и второго регистров операндов соединены с входами матрицы сложения, первые информационные выходы первого и второго регистров операндов соединены с первым и вторым входами блока управления, выходы состояний первого и второго регистров операндов соединены с третьим и четвертым входами блока управления, первая группа выходов матрицы сложения соединена с пятым и шестым входами блока управления, седьмой, восьмой .и девятый входы блока управления соединены соответственно с первой управляющей шиной состояния, с второй управляющей шиной установки и с входной. шиной установки сумматора, первый и второй выходы блока управления соединены с разрешающими входами соответственно матрицы коррекции переноса и дополнительной матрицы коррекции переноса, третий выход блока управления соединен с входами управления инверсией первого и второго регистров операн- . дов и с.сигнальной выходной шиной сумматора, четвертый и пятый выходы блока управления соединены соответственно с первым выкодом управления результатом операции и вторым выходом управйения инверсией с3 мматора, причем блок управления содержит элементы ИЛИ, эдемент НБ, три элемента И и триггер, входы первого элемента ИлИ соединены с пятым и шестым входами блока, выход первого элемента ИЛИ соединен с четвертым выходом блока и с входом элемента НВ, выход элемента НЕ .соединен с первыми входами всех элементов И, вторые входы всех элементов И соединены с седьмым входом блока, третий и четвертый входы второго элемента И соединены с первым и вторым входами блока третйй и четвертый входы третьего элемента И соединены с третьим и четвертым входами блока, выход первого элемента И является третьим выходом блока, выходы второго и третьего элементов И соединены с входами второго элемента ИЛИ, выход которого соединен с пятым выходом блока, единичный и нулевой входы триггера являются соответственно девятым и socbMbIM входами блока, единичный и нулевой выходы триггера - первым и вторым выходами блока.

На фиг.1 изображена блок-схема. сумматора в коде "N из И "; на фиг.2схема блока управленйя.

- 1053103 рекции переноса, дополнительную матрицу 3 коррекции переноса, блок 4 коммутации, первый 5 и второй б регистры операндов, матрицу 7 сложения, блок 8 управления, выходную шину 9

I суммы, входную шину 10 установки, 5 входную шину 11 переноса, входные шины 12 и 13 первого и второго операндов, выходную шину 14 переноса, сигнальную выходную шину 15, первую управляющую шину 16 состояния, вторую.1О управляющую шину 17 установки, первый выход 18 управления результатом операции, второй выход 19 управления инверсией.

Выходы регистра 1 результата сое- . динены с выходными шинами 9 суммы устройства, первая группа входов регистра 1 результата соединена с входной шиной 10 установки сумматора, с. _#_ этой же шиной соединен девятый вход блока 8 управления, выходы матрицы 2 коррекции переноса, дополнительной латрицы 3 коррекцИи переноса и блока

4 коммутации соответственно соединены с второй группой входов Регистр@

1 результата, входы матрицы 2 коррек». ции переноса и вторые группы входов: дополнительной матрицы 3 коррекции переноса соединены с входными шинами 30

11 переноса сумматора, информационные входы первого 5 и второго б регистров. операндов соединены соответственно с -. входными шинами 12 и 13 первого и второ го.регистров операндов сумматора,ин« . 35 формационные выходы первого 5 и второго 6 регистров операндов соединены с входами матрицы 7 сложения, первые -: информационные выходы первого и это рого регистров операндов соединены с первым и вторым входами блока 8 управления, выходы состояний первого 5 и второго б регистров операндов соединены с третьим и четвертым входами блока 8 управления, первая группа вы- 45 ходов матрицы 7 сложения соединена с первыми группами входов матрицы 2 коррекции переноса и дополнительной матрицы 3 коррекции переноса и с, входами блока 4 коммутации, первая группа выходов матрицы 7 сложения со-, . единена с пятым и шестым входами;. блока 8 управления и с выходными ши« нами 14 переноса сумматора, разреша- . ющие входы матриц 2 коррекции переноса и дополнительной .матрицы 3 коррекции переноса соединены соответствен- .но .с первым и вторым выходами блока

8 управления, третий выход блока 8 управления соединен с входаьи управления, инверсией первого 5 и второго 60

6 регистров операндов и с сигнальной, выходной шиной 15 сумматора, седьмой и восьмой входы блока 8 управления соединены соответственно с первой уп,равляющей шиной 16 состояния и второй я управляющей шиной 17 установки сумматора, четвертый и пятый выходы блока

8 управления соединены соответственно с первым выходом 18 управления результатом операции и вторым выходом 19 управления инверсией сумматора.

Регистр 1 результата представляет собой группу из М триггеров, единичные входы которых образуют первую группу входов, а нулевые » вторую группу входов регистра 1 результата. Единичные выходы триггеров образуют группу выходов регистра 1 результата.

Матрица.2 коррекции переноса и дополнительная матрица 3 коррекции переноса представляют собой прямоугольные матрицы элементов И, каж-. дый из. которых имеет по три входа.

Такая матрица имеет размеры: 2 P (содержит р пар элементов И), где р — основание системы счисления.

Первые входи элементов И матрицы, составляющих нечетные пары, соединены с одноименными входами первой группы входов матрицы. Первые входы элементов И матрицы, составляющих лечетные пары, соединены с одноименлымн входами первой группы входов латрицы . Первые входы элементов И латрнцы, составляющих четные пары, I

:оединены с такими номерами вхоюв первой группы входов мат-, рицы,. которые на две единицы меньше одноименных. ВтоРые и третьи входы элементов И матрицы соединены соответственно с одним из входов второй группы входов матрицы и с разрешающим входом матрицы. Выходы элементов И матрицы, соответствующих одинаковым позициям кодового слова результата, соединены выходными диагональными шинами с сортветствующими выходами матрицы. Во второй группе входов матрицы 3 коммутация противоположна той, что принята для матрицы 2.

Блок 4 коммутации представляет собой группу из р /2 элементов ИЛИ.

Количество входов блока 4 коммутации равно р . Входы блока 4, соответст-. вующие каждой независящей от переноса и. повторяющейся позиции в кодовых слоях (представленных в коде,, противоположном коду "М из М " по уровням напряжений) всех возможных результатов, соединены с входами одного и того же элемента ИЛИ. Выходи элементов ИЛИ являются выходами блока 4 коммутации.

Регистры 5 и б представляют собой группы из триггеров, каждый из которых содержит элементы И-НЕ (ИЛИ-НЕ), позволяющие ему в зависимости от режима работы устройства выполнять

Функции К -триггера (в нормальном ре1053103 жиме работы) или Т-триггеров (в аварийном режиме, работы).

Матрица 7 сложения представляет собой матрицу многовходовых элементов И. Количество входов элемента И равно 2М. Входы элементов И матрицы

7 сложения соединены с определенными входами блока, согласно выбранному алфавиту. Причем алфавит выбирается таким образом, что кодовые слова, которые соответствуют соседним (в 10 алфавите) цифрам имеют различия только в двух позициях (т.е. минимальные различия), а кодовые слова, соответ- . ствующие парам цифр, сдвинутых по

55 числовой оси друг относительно друга 15 на величину р /2, имеют различия во всех позициях. Например, следующий алфавит: 0-0011; 1 - 0101; 2 — 1001;

3 - 1100; 4 — 1010; 5 - 0110, где =6. Шины, объединяющие выходы $0 элементов И, соответствующих одинаковым результатам операции, соединены с выходами матрицы 7 сложения.

Блок 8 управления содержит (фиг.2) первый элемент ИЛИ 20, элемент НЕ 21, 25 три элемента И 22-24, триггер 25 и второй элемент ИЛИ 26. Входы элемента ИЛИ 20 соединены с пятым и шестым входами блока 8. Выход первого элемента ИЛИ 20 соединен с четвертым вы- 30 ходом блока 8 и с входом элемента

HE 21 ° Выход элемента НЕ 21 соединен с первыми входами элементов И 22-24, Вторые входы элементов И 22-24 соединены с седьмым входом блока 8. Тре- 35 тий и четвертый входы элемента И 23 соединены с первым и вторым входами . блока 8. Выход элемента И 22 является третьим выходом блока 8. Выходы элементов И 23 и 24 соединены с входами второго элемента ИЛИ 26, выход 40 которого соединен с пятым выходом блока 8. Единичный и нулевой входы триггера 25 соответственно являются девятым и восьмым входами блока 8, а единичный и нулевой выходы тригге- 45 ра 25 — первым и вторым выходами блока 8.

Сумматор работает следующим образом. 50

Предварительно на первую группу входов регистра 1 результата и иа де-, вятый вход блока 8 управления поступает сигнал из входной шины 10 установки сумматора. Операнды в коде

"М из N " поступают на информационные входы соответствующих регистров

5 и 6 операндов. Если на их выходах образуются правильные кодовые слова, срабатывает один из многовходовых элементов И матрицы 7 сложения, и 60 с его выходов сигналы, соответствующие результату операции, поступают на один из входов матрицы 2 коррекции переноса и дополнительной матрицы 3 коррекции переноса, на одну из ;65 выходных шин 14 переноса, на один из входов блока 8 управления, на соответствующий вход блока 4 коммутации. Одновременно с этим на один из входов второй группы входов матриц

2 и 3 поступает сигнал по входной шине 11 переноса сигнала, на седьмой вход блока 8 управления поступает сигнал, соответствующий появлению сигнала на одном из выходов матрицы сложения в другом (младшем) разряде сумматора или наличию специального сигнала из устройства управления

ЭВМ, с первой управляющей. шины 16 состояния сумматора, сигнал с первого выхода блока 8 управления поступает на разрешающий вход матрицы 2 коррекции переноса. Зачтем срабатывает соответствующий элемент И матрицы

2 коррекции переноса и соответствующий элемент ИЛИ блока 4 коммутации.

С четвертого выхода блока 8 управления сигнал, соответствующий появлению результата операции, поступает

4а первый выход 18 управления результатом операции сумматора. Сигналы с выходов блока 2 и 4 поступают на соответствующие входы второй группы входов регистра 1 результата, образуя кодовое слово результата в коде, противоположном (по уровням напряжений} коду "М изб ". Последние сигна-! лы воздействуют на соответствующие триггеры регистра 1 результата (на нулевые входы}, предварительно установленные в единичное состояние.После этого .на выходах регистра 1 образуется кодовое слово, соответствующее результату операции в коде

"М из В ". Появление ошибочных кодовых слов операндов с большим, чем положено, количеством единиц приводит к появлению на выходах матрицы 7 сложения сразу нескольких сигналов, которые затем шифруются матрицей 2 коррекции переноса и блоком 4 коммутации как результаты нескольких пра вильных операций, появившихся одновременно, в коде, противоположном (по уровням напряжений} коду "М из И

Вследствие этого, на выходах регистра 1 результата образуется кодовое слово с меньшим, чем положено, количеством единиц, так как большее,чем нужно, количество триггеров (установленных, ранее в единичное состояние) будет переведено в нулевое состояние, поэтому ошибка будет обнаружена и не получит дальнейшего распространения.

Если поступят правильные кодовые слова операндов, но соответствующий им элемент И матрицы 7 сложения неисправен (например, обрыв одной или группы связей элемента), отсутствие сигналов на всех выходах этой матрицы приведет к постоянному отсутствию

1053103 сигнала на выходе элемента ИЛИ 20 блока 8 управления и, следовательно,. к появлению разрешающего сигнала на первых входах элементов И 22-24 в тот момент времени, когда на вторые входы этих элементов поступит через седьмой вход блока .8 сигнал, соответствующий появлению какого-либо результата в другом .(младшем) разряде сумматора (или специальный управляю-. щий сигнал). A если оба кодовых сло- 10 ва операндов в нулевых позициях имеют одинаковые символы, (сигналы с первых информационных выходов регист.ров операндов), соответствующие сигналы поступят на третий и четвер-:.. 5 тый входы элементов И 23 или 24. Тог-да в результате срабатывания одного ив двух последних элементов с пятого выхода блока,8 сигнал поступит на. второй выход 19 управления инверсией gg сумматора, в результате срабатывания элемента Й 22 сигнал с третьего выхода блока 8 поступит в сигнальную-. выходную шину 15 сумматора и на вхо« ды управления инверсией первого 5 и 25 второго б регистров операндов, при этом все триггеры первого 5 и второ-. го б регистров операндов будут переведены в противоположные состояния.

Дальнейшая. работа сумматора анало-. гична. . Если в данный и в младший разряды

;многоразрядного сумматора поступят правильные кодовые слова операндов, а в младшем разряде им соответствует неисправный элемент И матрицы сложения, .то вследствие отсутствия сигйала переноса в данный разряд в нем так же, как и в младшем раз-, ряде, не образуется кодовое слово результата, пока в младшем разряде 40 не произойдет коррекция слов операндов и не сработает другой элемент И матрицы сложения. Если при этом кодовые слова операндов младшего раз- .— ряда имеют одинаковые символы в ну- 45 левых позициях, на втором выходе 19

: управления инверсией младшего разря«: да сумматора появится сигнал, соот-. ветствующий необходимости инвертирования переноса из младшего разряда.

Этот сигнал поступит на восьмой вход блока 8 управления данного разряда сумматора и переведет триггер 25 в противоположное состояние. После этого разрешающий сигнал будет подаваться не на разрешающий вход матрицы 2 коррекции, переноса, а на разрешающий вход дополнительной матрицы 3 коррекции переноса, которая имеет противоположную коммутацию во второй группе входов блока.

Появление на выходах регистра 1 результата кодового слова с меньшим, чем положено, количеством единиц после проведения коррекции кодовых слов операндов в этом же разряде сум» матора (началу такой коррекции соот- . ветствует сигнал на сигнальной выходной шине 15 сумматора) свидетельствует о том, .что хотя бы одно из кодовых слов операндов содержало до коррекции меньшее, чем положено, количество единиц.

Пример. При необходимости корректировать пару операндов: 0101. (цифра 1) и 1001 (цифра 2), которой соответствует кодовое слово результата 1100 (цифра 3) и перенос 0 в старший разряд, получаем следующую пару кодовых слов операндов: 1010 (цифра 4) и 0110 (цифра 5), которой соответствует кодовое слово результата 1100 и перенос в старший разряд 1.. Поскольку нулевые (крайние справа) позиции кодовых слов операндов (сигналы с первых информационных выходов регистров операндов} содержат одинаковые символы, на втором выходе 19 управления инверсией сумматора появится сигнал, соответ- . ствующий необходимости инвертировать перенос.

ПОложительный эффект изобретения заключается в повышении надежности сумматора за счет того, что при возникновении определенных типов неисправностей в матрице сложения осуществляется коррекция кодовых слов операндов.

105 310 3

Щи..l

Составители Г.Жуков

Редактор О.Юрковецкая Твхред А.Бабинец

Корректор А,Зимокосов

Ю Ю филиал IIII "Патент", r.Óæãîðîä, ул.Проектная, 4

° В 4Ь 4а

Заказ 8873/47 . Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-.35, Раушская наб., д.4/5 а l J