Устройство для вычисления квадратного корня

Устройство для вычисления квадратного корня

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТНСЯ-О КОРНЯ, содержащее (п -1) сумматоров (где п - разрядность выходного кода), группы элементов И, ИЛИ, группы сумматоров по модулю , два, причем входы разрядов первого операнда устройства, начиная с второго , соединены с первыми входами последних разрядов соответствующих сумматоров, выход суммы J-ro разряда i-ro сумматора (,...,п-2 ,...,i+3) соединен с первым входом (j-l)-ro разряда (i+l)-ro сумматора , первый вход первого разряда первого сумматора и вторые входы первых разрядов сумматоров с второго по (п-1)-й соединены с первыми входами сумматоров по модулю два соответстйующих групп, выход сумматора по модулю два первой группы, соединен с первым входом второго разряда первого сумматора, выход k-ro сумматора по модулю два q-и - группы соединен с вторым входом (k+1)-ro разряда (q+1) сумматора (,.,.,q; ,...,п-1), первые входы сумматоров по модулю два каждой группы соединены с вторым вхо дом последнего сумматора по модулю два этой группы, второй вход р-го сумматора по модулю два q-й группы (p lq-1)соединен с входами последнего сумматора по модулю два р-й группы, о т л и ч а ю щ е ее я тем, что, с целью -расширения функциональных возможностей за счет извлечения квадратного корня из разности квадратов двух операндов,устройство содержит две матрицы элементов И и дополнительный сугФлатор, выход суммы первого разряда которого соединен с вторым входом третьего разряда первого сумматора,выход сум-, мы второго разряда дополнительного . сумматора подключен к второму входу первого разряда первого сумматора, входь разрядов второго операнда устройства , начиная с второго, соединены с вторыми входами последних разрядов соответствующих сумматоров, входы первого разряда дополнительного сумматора соединены с входами . первых разрядов первого и второго операндов устройства, первые входы элементов И казкдой строки первой матрицы соединены с входами соот ветствующих разрядов первого опе ранда устройства с первого по (п- 5) -и, I вторые входы элементов-и каждого У1 столбца первой матрицы соединены :о с входами соответствующих разрядов первого операнда устройства с второго по п-й,первые входы элементов И о. каждой строки второй матрицы Соединены с входами соответствующих разСП рядов второго операнда устройства с первого по (п-1)-й, вторые входы элементов И каждого столбца второй матрицы соединены с входами соотвeтcffeyющиx разрядов второго операнда устройства с второго по .п-й, выходы 1-х элементов И т-х столбцов первой и второй матриц (m-sl , .. . п-1 f«1,,..,m) соединены с третьими и четвертыми входами соответственно (Я-1)-го разряда т-го сумматора , первый и второй выходы переноса первого разряда каждого сум- , ;матрра соединены с входами соответ

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А (19) (11) Ц51) 6 06 Р 7/552

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ(ТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ : . )1

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

4 (21) 3310285/18-24 (22) 02.07 ° 81 (46) 07.11.83 Вюл. Ð 41 (72) Г.E.Ïóõoâ, А;И.Стасюк, Ф.Е.Лисник и A.È.Ãóçåíêo (71) Киевский ордена Трудового

Красного Знамени институт граждан-. ской авиации (53) 681.325 (088.8) (56) 1. Авторское свидетельство СССР

Р 773617, кл. Q 06 l 7/38, 1978.

2. Авторское свидетельство СССР

Р 857981, кл. 5 06 Г 7/552, 1979 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

КВАДРАТНОГО КОРНЯ, содержащее (n-i) сумматоров (где n - разрядность выходного кода), группы элементов И, ИЛИ, группы сумматоров по модулю, два, причем входы разрядов первого операнда устройства, начиная с второго, соединени с первыми входами последних разрядов соответствующих сумматоров, выход суммы j-го разряда i-го сумматора (1 1,...,n-2

j 2,...,i+3) соединен с первым входом (j-1)-ro разряда (!+1)-го сумматора, первый вход первого разряда первого сумматора и вторые входи первых разрядов сумматоров с второго по (n-1)-й соединены с первыми входами сумматоров по модулю два соответствующих групп, выход сумматора по модулю два первой группы. соединен с первым входом второго разряда первого сумматора,.выход

k-ro сумматора по модулю два q-u .группы соединен с вторым входом (k+1)-го разряда (q+1) сумматора . (k=1,...,q1 q=2,...,n-1), первые входы сумматоров по модулю два каждой группы соединены с вторым вхо-. дом последнего сумматора по модулю два этой группы, второй вход р --го сумматора по модулю два q-й группы (р1,...,ц-1)соединен с входами последнего сумматора по модулю два р-й группы, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет извлечения квадратного корня из разности квадратов двух операндов,устройство содержит две матрицы элементов И и дополнительный сумматор, выход суммы первого разряда которого соединен с вторым входом третьего разряда первого сумматора, выход cyM-. мы второго разряда дополнительного сумматора подключен к второму входу первого разряда первого сумматора, входы разрядов второго операнда уст- ройства, начиная с второго, соединены с вторыми входами последних раз- Е рядов соответствующих сумматоров, входы первого разряда дополнительного сумматора соединены с входами первых разрядов первого и второго операндов устройства, первые входи элементов И каждой строки первой матрицы соединены с входами собтветствующих разрядов первого опе(ранда устройст ва с первого по (n - l ) - й, вторые входы элементов -И каждого столбца первой матрицы соединены с входами соответствующих разрядов первого операнда устройства с второго по п-й,первые входы элементов И каждой строки второй матрицы соединены с входами соответствующих разрядов второго операнда устройства с первого по (n-l)-й, вторые входы элементов И каждого столбца второй матрицы соединены с входами соответствующих разрядов второго операнда устройства с второго no .n-й, выходы 1-х элементов И m-x столбцов первой и второй матриц (m l п-l, Fl,...,m) соединены с третьими и четвертыми входами соответственно (5+1)-го разряда m-ro сумматора, первый и второй выходы переноса первого разряда каждого сумматора соединены с входами соответ 1053205 второй вход которого соединен с выходом i-го элемента И группы, подключенного вторым входом к выходу переноса первого разряда (i-2)-ro сумматора, первый вход (n+2-i)-ro разряда i-го сумматора подключен к выходу i-го сумматора по модулю два (и-1 )-й группы, подключенного вторым входом к входу 1-го элемента ИЛИ группы, второй вход которо го соединен с выходом (1+1)-ro элемента ИЛИ группы, выход (и-1)-ro элемента ИЛИ соединен с первым входом первого сумматора по модулю два каждой .1-й .группы, входом (и-1)го элемента НЕ группы и вторым входом (n-2)-ro элемента ИЛИ группы, вторОй вход (и+2-i)-ro разряда 1-го сумматора соединен с входом 21-ro разряда входного кода устройства, вход (21-1)-го разряда которого подключен к третьему входу того же разряда i-ro сумматора и входу 1-го элемента HE группы, входы 2и-го и (2и-1)-го разрядов входного кода устройства подключены к входам (n-1) го элемента ИЛИ группы и к первым входам соответственно первого и второго разрядов (n-1)-го сумматора, вторые входы которых соединены соответственно с выходом (n-1)-го элемента НЕ группы и входом константы логической единицы устройства, соединенного с первым входом третьего разряда (и-1)-ro сумматора, выходы переносов первых разрядов сумматоров и выход (и-1)-го элемента ИЛИ группы являются выходами устройства j2) .

Недостатком известного устройства являются ограниченные функциональные возможности ввиду того, что

:в нем вычисляется корень квадратный произвольного числа, но не вычисляется квадратный корень разности квадратов двух операндов.

Изобретение относится к вычислительной технике и может быть использовано в качестве спецпроцессора в комплексе с цифровой вычислительной машиной или в специализированных вы- 5 числительных системах для оперативного вычисления корня квадратного из разности квадратов двух чисел.

Известно устройство для извлечения квадратного корня, содержащее Щ (n-1) сумматоров (и-разрядность операндов), элементы НЕ, группы сумматоров по модулю два, группу элемен- тов ИЛИ, соответствующим образом связанные между собой (1) .

Недостатком устройства являются ограниченные функциональные возможности, определяемые тем, что в устройстве не вычисляется квадратный корень разности квадратов двух ,чисел. ствующих элементов И и ИЛИ первых групп, выход каждого элемента ИЛИ первой группы соединен с первым входом соответствующего элемента И второй группы, второй вход .которого соединен с третьим выходом переноса первого разряда соответствующего сумматора, первый вход первого элемента ИЛИ второй группы соединен с выходом переноса дополнительного сумматора, выходы элементов И второй группы с первого.по (n-2)-й соединены с первьми входами элементов

Наиболее близким к изобретению является устройство для извлечения квадратного корня, содержащее 1и-1) сумматоров, (n-1) групп сумматоров по модулю два, группу элементов ИЛИ, группу элементов НЕ, группу элементов И, причем выход каждого j-го разряда (i+1)-го сумматора (i=l,-..., u-1, j =1,..., n-i-1) соединен с первым входом ()-1)-го разряда 1-го сумматора, второй вход первого разряда 1-го сумматора соединен с выходом переноса первого разряда (1+1)-го сумматора, первыми входами -х элементов И и ИЛИ групп, сумматоров по модулю два i-A u (n-1)-й групп, выходы сумматоров по модулю два i-й группы соединены с вторыми входами разрядов i-ro сумматора, вторые входы сумматоров по 4() модулю два i-ой группы соединены с входами переноса первых разрядов сумматоров, выход i-го элемента НЕ группы подключен к первому входу (n+1-i)-го разряда i-ro сумматора, ИЛИ второй группы с второго по (и-l)-й, соответственно, выходы элементов И первой группы соединены с вторыми входами соответствующих элементов ИЛИ второй группы, выходы элементов ИЛИ второй группы и выход (и.-l)-го элемента И второй группы соединены с выходами разрядов результата устройства, выходы элементов ИЛИ второй группы подключены к первым входам сумматоров по ,модулю два соответствующих

l групп.

1053105

Указанная цель достигается тем, что устройство для вычисления квадратного корня, содержащее (n- 1) сумматоров (где 11 — разрядность выходного кода), группы элементов

И, -ИЛИ, группи сумматоров по модулю 10 два, причем входы разрядов первого операнда устройства, начиная с, второго, соединены с первыми входами последних разрядов соответствующих сумматоров, выход суммы j-ro разряда i ão сумматора (I=1,2,..., и-2; J =2,...,I+3) соединен с первым входом (j-1)-ro разряда (i+1)-го сумматора, первый вход первого разряда первого сумматора и вторые входы первых разрядов сумматоров с второго по (n-1)-й соединены с первыми входами сумматоров по модулю два соответствующих групп, выход сумматора по модулю два первой группы соединен с первым входом второго разряда первого сумматора, выход

k-ro сумматора по модулю два(-й группы соединен с вторым входом (k+1)-ro разряда (q+1)-го сумматора (k=1,...,q", q=2,...;n-l), пер.вые входы сумматоров по модулю два каждой группы соединены с вторымвходом последнего сумматора по модулю два этой группы, второй вход р-го сумматора по модулю два -й ::N группы (р=l;...,q-1) соединен с входами последнего сумматора.по модулю два р-й группы, содержит две матрицы элементов И и дополнитель-ный сумматор, выход суммы первого ., Щ разряда которого соединен с вторым входом третьего разряда первого сумматора, выход суммы второго разряда дополнительного сумматора подключен к второму входу первого разряда первого, сумматора, входы разрядов второго операнда устройства, начиная с второго, соединены с вторыми входами последних разрядов соответствующих сумматоров, входы первого разряда дополнительного сумматора соединены с входами первых разрядов первого и второго операндов устройства, первые входы элементов И каждой строки первой матрицы .соединены с входами соответствующих разрядов первого операнда устройства с первого по (и- 1)-й, вторие входы элементов И каждого столбца первой матрицы соединены с входами соответствующих 60 разрядов первого операнда устройства с второго no Il-й, первые входы элементов .И каждой строки второй матрицы соединены с входами соответствующих разрядов второго операц-. $5

Работу устройства для вычисления

Ф квадратного корня зависимости вида

2, н:Пкк.кк представленной нан r, - к,.н= .-0 и записанной в разрядной форме ,r, ч v ч

Х„Х, -Х Х,- Мс =0, Цель изобретения — расширение функциональных возможностей за счет извлечения квадратного корня из разности квадратов двух операндов. да устройства с первого по (n-l)-й, вторые входы элементов И каждого столбца второй матрицы соединены с входами соответствующих разрядов второго операнда устройства с второго по п-й, выходы 1-х элементов 1

m-x столбцов первой и второй матриц (m=1,...,n-l; l=l,...,m) соединены с третьими и четвертыми входами соответственно (I+1)-ro разряда m-го сумматора, первый и второй выходы переноса первого разряда каждого, сумматора соединены с входами соответствующих элементов И и ИЛИ первых групп, виход каждого элемента

ИЛИ первой группы соединен с первым входом соответствующего элемента И второй группы, второй вход которого соединен с третьим выходом переноса первого разряда соответствующего сумматора, первый вход первого элемента ИЛИ второй группы соединен с выходом переноса дополнительного сумматора, выходы элементов И второй группы с первого по (n"2)-й соединены с первыми входами элементов ИЛИ-второй группы с второго по (n-l)-й, соответственно, выходы элементов И первой группы соединены с вторыми входами соответствующих элементов ИЛИ второй группы, выходи элементов ИЛИ второй группы и выход (и-1)-го элемента И второй группы соединени с выходами разрядов результата устройства, выходы элементов ИЛИ второй группы подключены к первым входам сумматоров по модулю два соответствующих групп.

На чертеже приведена схема устройства для вычисления квадратного корня для случая, когда п 5.

Устройство для вычисления квадратного корня содержит (n-1) сумматоров 1, дополнительный сумматор

2, матрицу 3 элементов И, матрицу

4 элементов И, сумматоры 5 по моду-, лю два групп, элементы И б первой группы, элементы ИЛИ 7первой группы, элементы И 8 второй группы, элементы ИЛИ 9 второй группы, входы

10 разрядов первого операнда, входы .11 разрядов второго операнда, выходы 12 разрядов результата. поясним на конкретном примере, где

>< = (X )(... х 1,)=rI,Ä, g,(îàgt, ... ) 1053105 рядное изображение К1 и 06 при и =-3 (ксличество -разрядов представления информации) . и О (ОЬ ... О P l (.

- разрядные векторы, представляющие собой разрядное изоб ражение M>, e и О, соответственно, разрядные матрицы, представляющие собой разх>

Я °

x j х1

0 г

16 Х; Х з. г. х,х1 х

06

0f OC

3 2 4

0f 06 06

Ъ 2

06 Of э

2

+Х„Х, 1

Х„X1 э х+Н x„

1 4

Х -xx

h 0

-Н, Н, э

Х - Xg Х2-X2Õ2

2 4 (5

xx xx г 2 2

Х -х2К вЂ” х х2— э 5

Х,Х24 4 5

Х2 Х2Х

5 х

2! Я вЂ” 0t 06

06 06 г 2Э 44

06 - 06 06 - O6 О6

2 4 4

06 06 - 06 06

Э Э 4

06 — 06 06- 0606 э 5

06 06

- 4 4 %

06 — 06 06

Х1

0

3

О

О

О

4 4

"1 "1

24

X,X„4

Х,Х, 5

x,х„—

2 5 х х—

° 1 э

Н Х

1 1

Ь

xÄx,5

Х

1 э

X4+

x1+

При подаче на входы значений разрядов векторов )(и Хд в схеме идет переходный процесс. После окончания

60, переходного процесса на выходе допол нительного сумматора 2 по выражению ® образуется вектор X™, который поступает на вход первого сумматора 1 а на выходе переноса дополf5 мнительного сумматора 2 tlo BHpBReH

Обозначим в выражении (2) векто ры О,х х1,x1x,, О.х j (n1 < 412 4 0-1 в

° х - =(О,х.х.,х х;„„,х- х 0„x„) и векторы

Каждый.j --й разряд 06 исхомого вектора06 определяется по выражению

4 j ( (il, м= при (4)

0 2 =О 4=42 ° °,„< где 1п1 - значение переноса из стар.шего разряда вектора X 3, определяемого по выражению (И,";4! >w «1(xla) <(4) м и, (ХС 3,(Й(1 "„(аД,"6(а<«1. И, („"(21 "х(2111 «(э1 (21, 1(М gal "6(М (э1 (И "()) " (31 (э1 .

=(* x -x,) ia a где 1:(" - величина, принимающая зна-. (-1

1 -(а-21 п и (°

Когда $ ыг — 1 и Х™ =0 °

Запишем выражение (1) в развернутом виде при f1 = 5.

При реализации вычислений в. соответствии с (3)-(,5) возможен также

25 один из двух случаев.

Если при4 -й реализации выражения (41 .оказалось, что o6 = О, а при дальнейшем (1+1)-й реализации выражения (4) оказалось, что вектор

30 („„1 „(,,41 (а4 ) "(4+як, б ьш ",и,. равен Ъулевойу вектору и 8(+"1

«I(6l, « 4 ».": также больше или равен

35 нулевому вектору, то принимается

0(1 и дальнейший вычислительный процесс продолжается в соответствии с (3) — (5).

Если при 4 -й реализации выражения

40 (4) оказалось, что 06 = 1, а при

Ф (1+1) -й реализации выражения (4) ока.залось, что (+41 q-(4)f (-y (с{)

45 - 0 .A: " (" 11 с5, то значение последующего (1+1)-го разряда06 + искомого вектора ос принимается равным нулю, несмотря на

50 то, что значение переноса из старшего разряда вектора Х "" .равно еди-. нице, н вычислительный процесс продолжается аналогично по выражениям (3) - (5) .

55,:. Устройство работает следующим образом.

1053105 (3) образуется значение и старшего разряда искомого вектора м, которое через первый элемент ИЛИ 9 поступает на выход 12 первого разряда результата. Далее на входы первого сумматора .1 поступают векторы (t, x К 3 .иес1 1Åt t. В первом сумматоре 1 по выражению (4) реализуется разность 1 4

„. а=97 Щ,X 3=9(1„

5" -ес 1С благодаря чему на выходе его образуется вектор Х *>, а на третьем выходе переноса старшего разряда первого сумматора 1 в соответствии с (3) образуется значение второго разряда Й вектора oL, которое через вход первого элемента И 8 15 второй группы и второй элемент ИЛИ

9 второй группы поступает на выход

12 второго разряда результата. Аналогично на входы третьего, четвертого и пятого сумматоров 1 йоступают 20 соответственно векторы

Ф «(з1 (93 «(м р .(а1 «(м х )xg Х,c f,x„,х .,>93 "(а) (а) "Ю "Ю "ЬЗ ря (й

> при этом в соответствии с (3)-(5): на третьих выходах переносов со старших разрядов соответственно третьего, четвертого и пятого сумматоров 1 образуются значения разря- З0 довКа "и сс искомого вектора g, которые через соответствующие элемен-, ты И 8 и ИЛИ 9 поступают соответственно на выходы 12 третьего, четвертого и пятого разрядов результа- 35 та. Если на третьем входе переноса старшего разряда < -ro сумматора 1 образовался в соответствии с (3) ну- . левой сигнал, т.е. ас =О, а на пер.вом и втором выходах переноса стар- 40

utего разряда (i+1)-го сумматора 1 образовались единичные сигналы, то на выходе < -го элемента И 8 образуется единичный сигнал, который через второй вход (i-1)-го элемента ИЛИ 9 поступает на выход 12 го разряда результата благодаря чему е становится равной единице.

Если на третьем выходе переноса старшего разряда -го сумматора

1 образовался по выражению (3) единичный сигнал, что соответствует о = 1, а на первом и втором выходах переноса старшего разряда (1+1)" го сумматора 1 образовались нулевые сигналы, то на выходе (i + 1)-гд сумматора 1 образовались нулевые сигналы, то на выходе (i+1)-го элемента ИЛИ 9 второй группы и соответственно на выходе 12 (i@i)"го разряда результата будет нулевой сигнал, что.соответствует ot =О независимо от того, какой сигнал будет на третьем выходе переноса (1+1) -го сумматора..1, Использование дополнительного сумматора и двух матриц эл ментов И, а также новых связей между элементами расширяет функциональные возможности устройства. В отличие от известного устройства, в котором вычисляется корень квадратный входной величины в предлагаемом устройстве определяется корень квадратный из разности квадратов двух чисел за время переходного процесса в схеме, т.е. практически эа один такт.. Этот факт способствует применения устройства в качестве элемента вычислительной системы, реализующей,вычислительный процесс в натуральном масштабе времени, например, для управле-. ния технологическими процессами.

Составитель S.Áåðåçêèí

Редактор О.Юрковецкая Техред Т.Маточка Корректор А.Зимокосов

Заказ 8873/47 Тираж 706, . Подписное

BHHHOH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4