Устройство для асинхронного сопряжения каналов связи

Устройство для асинхронного сопряжения каналов связи

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ АСИНХРОННОГО СОПРЯЖЕНИЯ КАНАЛОВ СВЯЗИ по авт. св. 748896, о т л и ч а ю щ е е С Я тем, что, с целью уменьшения низкочастотных флуктуации выходного сигнала в широком диапазоне нестабильности частоты абонентов, на передающей стороне введены перераспределитель тактов передачи, блок временного выравнивания тактор и первый блок временного преобразования сигналов, причем выходы перераспределителя тактов передачи подключены соответственно к первому входу первого блока временного преобразования сигна, лов, к второму входу блока управле-. НИН и через блок временного выравнивания тактов - к входу считывания блока памяти, выход которого подключен к второму входу первого блока временного преобразования сигналов, к третьему входу которого подключен второй выход блока управления, а выходы первого блока временного преобразования сигналов являются соответственно входами основного и дополнительного каналов связи, а на приемной стороне введены второй блок временного преобразования сигналов и перераспределитель тактов приема, причём выходы второго блока временного преобразования сигналов подключены соответственно к входу дешифратора команд и к входу записи блока памяти, а выходы перераспределителя тактов приема подключены к соответствующим входам второго блока временного преобразования сигналов, дешифратора команд и блока памяти, входы второго блока временного преобразо .вания сигналов подключены к выходам основного и дополнительного каналов связи, а входы ререраспределителей тактов передачи и приема являются соответственно входами основной и дополнительной последовательностей СП тактовых импульсов. ы со |

(19) (И) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ф ev

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 748896 (21) 3346694./18-09 (22) 13.10. 81 (46) 07.11.83, Вюл. 9 41 (72) H,Ô. Андрияш, A.Н. Варфоломеев, A.Ñ. Гомельский и Н.Д. Мацуев (53) 621 ° 394.662(088.8) (56) 1. Авторское свидетельство СССР

Р 748896, .кл. Н 04 (, 25/36,.1977 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ АСИНХРОННОГО

СОПРЯЖЕНИЯ КАНАЛОВ СВЯЗИ по авт. св. 9 748896, о т л и ч а ю щ е е с я тем, что, с целью уменьшения низко-, частотных флуктуаций выходного сигнала в широком диапазоне нестабильности частоты абонентов, на передающей стороне введены перераспределитель тактов передачи, блок временного выравнивания тактов и первый блок временного преобразования сигналов,: причем .выходы перераспределителя: тактов передачи подключены соответственно к первому входу первого блока временного преобразования сигна лов, к второму входу блока управления и через блок временного выравнивания тактов — к входу считывания

Н 04 (25/36 // Н 04 3 3/08 блока памяти, выход которого подключен к второму входу первого блока временного преобразования сигналов, к третьему входу которого подключен второй выход блока управления, а выходы первого блока временного преобразования сигналов являются соответственно входами основного и дополнительного каналов связи, а на приемной стороне введены второй блок временного преобразования сигналов и

-перераспределитель тактов приема, причем выходы второго блока временного преобразования сигналов подключены соответственно к входу дешифратора команд и к входу записи блока памяти, а выходы перераспределителя тактов приема подключены к соответствующим входам второго блока временного преобразования сигналов, дешифратора команд и блока памяти, входы второго блока временного преобразования сигналов подключены к выходам Я основного и дополнительного каналов связи, а входы перераспределнтелей тактов передачи и прйема являются соответственно входами основной и дополнительной последовательностей тактовых импульсов.

1083317

Однако в известном устройстве расширение диапазона нестабильности частоты абонентов приводит к увеличению фазовых флуктуаций выходного сигнала.

Цель изобретения — уменьшение низкочастотных флуктуаций выходного сигнала в широком диапазоне нестабильности частоты абонентов.

Эта цель достигается тем, хто в устройство для асинхронного сопряже-. ния каналов связи, содержащее на передающей стороне последовательно соединенные блок (ФАЛЧ), блок памяти, фазовый дискриминатор и блок 60 управления, причем на вход блока (ФАПЧ) и на второй вход блока памяти подан абонентский сигнал, на третий вход блока памяти поданы считывающие импульсы, а четвертый вход блока 65

Изобретение относится к технике электросвязи и может быть использова- . но в многоканальных системах с временным разделением каналов.

По основному авт.св. 9 748896 известно устройство для.асинхронного сопряжения каналов связи, содержащее на передающей стороне последовательно соединенные блок фазовой автоподстройки частоты (ФАПЧ) блок памяти> фазовый дискриминатор и блок уп- 10 равления, причем на вход блока (ФАПЧ)

4 и на второй вход блока памяти подан абонентский сигнал, на третий вход блока памяти поданы считывающие импульсы, а четвертый вход блока памя- 15 ти соединен с первым выходом блока управления, второй выход блока памяти подключен к основному каналу связи, а второй выход блока управления — к дополнительному каналу связи, и на приемной стороне последовательно соединенные дешифратор команд, блок памяти и фазовый дискриминатор, при этом вход дешифратора команд соединен с дополнительным каналом связи, второй вход блока памяти соединен с основным каналом связи, на третий вход блока памяти поданы импульсы записи, к четвертому входу подключен выход блока формирования 30 частоты считывания, а выход блока памяти является выходом устройства, а также последовательно соединенные синтезатор сигналов низких частот и блок управления скоростью считывания, выход которого подключен к входу блока формирования частоты считывания, причем второй вход блока управления скоростью считывания соединен с первым выходом блока памяти, третий вход соединен с выходом фазового 40 дискриминатора, выход блока формирования частоты считывания подключен к четвертому входу блока памяти, а на вход синтезатора сигналов низких частот поданы управляющие сигналы (ljg5 памяти соединен с первым выходом блока управления, второй выход блока памяти подключен к основному каналу связи, а второй выход блока управления — к дополнительному каналу связи, и на приемной стороне последовательно соединенные дешифратор команд, блок памяти и фазовый дискриминатор, при этом вход дешифратора команд соединен с дополнительным каналом связи, второй вход блока памяти соединен с основным каналом связи, на третий вход блока памяти подайы импульсы записи, к четвертому входу йодключен выход блока формирования частоты считывания, а выход блока памяти является выходом устройства, а также последовательно соединенные синтезатор сигналов низких частот и блок управления скоростью считывания, выход которого подключен к входу блока формирования частоты считывания, причем второй вход блока управления скоростью считывания соединен с первым выходом блока памяти, третий вход соединен с выходом фазового дискриминатора, выход блока формирования частоты считывания подключен к четвертому входу блока памяти, а на вход синтезатора сигналов низких частот поданы управляющие импульсы, на передающей стороне введены перераспределитель. тактов передачи, блок временного выравнивания тактов и первый блок временного преобразования сигналов, причем выходы перераспредели-,, теля тактов передачи подключены соответственно к первому входу первого блока временного преобразования сигналов, к второму входу блока управления и через блок временного выравнивания тактов — к входу считывания блока памяти, выход которого подключен к второму входу первого блока временного преобразования сигналов, к третьему входу которого подключен второй выход блока управления, а выходы первого блока временного преобразования сигналов являются соответственно входами основного и дополнительного каналов связи, а на приемной стороне введены второй блок временного преобразования сигналов и перераспределитель тактов приема, причем выходы второго блока временного преобразования сигналов подключены соответственно к входу дешифратора команд и к входу записи блока памяти, а выходы перераспределителя тактов приема подключены к соответствующим входам второго блока временного преобразования сигналов, дешифратора команд и блока памяти, входы второго блока временного преобразования сигналов подключены к выходам основного и дополнительного каналов связи, а входы пе1053317 рераспределителей тактов передачи и приема являются соответственно входами основной и дополнительной последовательности тактовых импульсоа, На фиг.l приведена структурная электрическая схема предлагаемого устройства; на фиг.2 — графики изменения фазы частоты считывания в известном и предлагаемом устройстве. устройство для асинхронного сопря 1р жения каналов связи содержит блок (ФАПЧ) 1, блок 2 памяти, фазовый дискриминатор 3, блок 4 управления, дешифратор 5 команд, блок б памяти (приемной стороны), фазовый дискри- 15 минатор 7, синтезатор 8 сигналов низких частот, блок 9 управления скоростью считывания, блок 10 формирования.частоты считывания, блок ll временного выравнивания тактов, пер- 2р вый блок 12 временного преобразования сигналов, перераспределитель 13 тактов передачи, второй блок 14 временного преобразования сигналов и перераспределитель 15 тактов приема;

Период следования активных команд стаффинга уменьшается за счет перераспределения тактов основного и дополнительного каналов связи без изменения номинальной скорости в групповом синхронном потоке.

На фиг.2 показано изменение фазы тактовой частоты абонентского сигнала на передаче относительно.тактовой частоты основного канала.свя- зи (фиг. 26 ) а на фиг.2 — cooT- ветственно изменение фазы частоты считывания из блока памяти на приеме в известном устройстве. для. формирования частоты считыва - 4р ния в блок 10 формирования частоты считывания поступает иэ синтезатора

8 сигналов низких частот соответствующая положению блока б памяти частотная добавка, образуя таким 45 образом для каждого разряда блока б памяти соответствующую градацию частоты считывания. На фиг. 2g о показано изменение фаэ двух частотных градаций, соответствующих двум со седним разрядам памяти.

Частота считывания (фиг. 2Ь) формируется с помощью двух частотных градаций следующим образом.

В течение. времени 0-Т4 частота считывания соответствует первой частотной градации (фиг. 2а). В момент

Т1 происходит фазовый сдвиг на 29 между тактами записи и считывания, а в течение времени Т4 — Т считывания информации происходит иэ другого 6р разряда памяти частотой, соответствующей второй частотной градации (фиг. 2О). В момент времени Т происходит поступление активной команды,. стаффинга (тактовая частота на пере- б5 даче (фиг. 2 t ) достигает фазового сдвига, равного 2Я ), которая переводит блок б памяти в положение считывания с частотной градацией (фиг. 2а ) . В дальнейшем процесс протекает в той же последовательности. Если сформированную таким образом.частоту считывания (фиг. 2Ь ) сравнить с частотой абонента на передаче (фиг. 2 ), то оказывается, что частота считывания (фиг. 2Ь ) повторяет частоту сигнала (фиг.22 ) с постоянным фазовым сдвигом (отрезок d4 ), и фазовыми флуктуациями (отрезок A ), максимальнйй размах которых достигает в данном случае

«+303 от длительности единичного тактового интервала.

При перераспределении тактов основного и дополнительного каналов в предлагаемом устройстве происходит увеличение номинальной частоты основного канала связи, что равносильно повороту оси (фиг. 2 у ) и приводит к уменьшению периода поступления активных команд стаффинга (моменты. времени 4 i 4 i 6 ° ° ° ) °

Сформированная при помощи тех же частотных градаций, что и в первом случае, частота считывания имеет .вид (фиг. 2 е ). При сравнении фиг.25, 8 видно, что при увеличении частоты активных команд стаффинга и сохранении тех же частотных градаций резко снижается максимальный размах фазовых флуктуаций (отреэок Ь ) и составляет

+17%.

Устройство работает следующим образом.

На передаче синхронные тактовые последовательности основного (Т„ ) и дополнительного (Т д„ ) каналов поступают .от группового оборудования на вход перераспределителя 13 тактов передачи, который изменяет (увеличивает) частоту основного канала путем выделения h -ro такта дополнительного канала и введения в основной канал, а также осуществляет исключение этого такта иэ дополнительного канала.

Преобразованные тактовые последовательности основного (Т,с„ ) и дополнительного (Т„ц ) каналов с выхода блока 13 поступают на вход блока 11 временного выравнивания тактов и блок 4 управления соответственно.

Блок 11 временного выравнивания тактов из неравномерной последовательности Т,„ формирует равномерную тактовую последовательность равной частоты, которая через блок 2 памяти поступает на фазовый дискриминатор

3 и одновременно производит считывание информации иэ блока 2 памяти.

Так как частота канала Тд ц выбирается больше частоты вводимого асинхронного сигнала с учетом его неста1053317 бильности, то в моменты времени, определяемые Фазовым дискриминатором

3, на блок управления выдается сигнал, по которому последний формирует команду Убавить и передает ее по дополнительному каналу, после че- . го по основному каналу передается балластная посылка,, не несущая информаций.

Информация с выхода блока 2 памяf ти, считанная с частотой То и, и с 10 выхода блока управления, считанная с частотой ТА»»,, поступают на первый блок временного преобразования сигналов, который по сигналам от перераспределителя 13 тактов передачи 15 производит исключение и «го бита иэ основного канала и передачу его па дополнительному каналу, восстанавливает таким образом информацию основного канала в тактах Tz >, а дополни-рц тельного — в тактах Т о» .

I На приемной стороне синхронные тактовые последовательности основного Тбс„ и дополнительного Тдоч 25 каналов йоступают на перераспределитель 15 тактов приема, в которо а производится исключение и -го такта иэ дополнительного канала и введение его в основной канал, при этом Зо выдается сигнал на второй блок 14 временного преобразования сигналов, по которому последний исключает

tl-й бит информации из дополнительного канала,. поступающей на вход дешифратора 5 команд, и производит вставку этого бита в информацию основного канала, поступающую на вход блока 6 памяти. запись информации в блок 6.памяти и дешифратор 5 команд осуществляется преобразовании- 40 ми тактами основного Т <Н и дополнительного ТЬО» каналов с выхода itepepacrrpezea zeaa 15 тактов приема. дешифратор 5 команд при обнаруже- 45 нии команды Убавить запрещает запись информации в блок б памяти, который через Фазовый дискриминатор

7 выдает сигнал на блок 9 управления скоростью считывания, который пропускает соответствующую низкочастотную добавку, сформированную синтезатором 8 сигналов низких частот, на блок 10 формирования частоты считывания.

При выборе достаточного превышения частоты Т ос> над частотой. То » в устройстве может потребоваться всего две градации частоты на приЕме для получения флуктуаций, не превышающих требуемую величину, и следовательно, одно значение низкочастотной добавки, подаваемой на вход блока 10 формирования частоты считывания со знаком, + или - в зависимости от знака расхождения фаз, вырабатываемого фазовым дискримийатором 7.

График изменения фазы выходного сигнала показан на фиг. 2е .Перераспределитель 13 тактов может быть выполнен в виде счетчика числа и и схем К, ИЛИ, ЗАПРЕТ. При этом каждый и -й такт запрещается в тактовой последовательности Т а» и добавляется в последовательность Т <, Блок 11 временного выравнивания тактов может быть выполнен по классической .схеме устройства фазовой подстройки частоты, включающей в себя управляемый делитель и фазовый, детектор.

Блок 12 временного .преобразования сигналов может быть выполнен в виде триггера привязки и схем И, ИЛИ, коммутирующих информацию основного и дополнительного каналов.

Одноименные блоки в приемной части могут быть выполнены аналогично.

Предлагаемое устройство., сохраняя все преимущества основного изобретения, а именно высокую эффективность использования канала связи за счет исключения второго дополнительного канала связи, позволяет снизить величину размаха фазовых флуктуаций выходного сигнала в широком диапазоне нестабильности частоты абонента с одновременным уменьшением числа частотных градаций, при этом уменьшается объем запоминающего устройства и. следовательно, уменьшается время вхождения в синхронизм, снижается задержка информации, не происходит усложнения группового сигнала аппаратуры временного уплотнения. Как показали испытания, величина фазовых флуктуаций выходного сигнала не превышает 5% для шести асинхронных переприемов и не зависит от текущей нестабильности частоты абонента.

10533 17

Фиг. 1

Риг. Г

ВНИИПИ Заказ 8903/58 Тираж 677 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4