Устройство для формирования последовательностей временных интервалов

Устройство для формирования последовательностей временных интервалов

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) 01) А.зсю Н0 К 84

ОПИСАНИЕ ИЗОБРЕТЕНИЯ., Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3354066/18-21 (22) 27. 10.81 (46) 15.11 83. Бюл. Н 42 (72) В.Г. Беляков, В.В . Панафидин и С.д. Aowaa (53) 621-379(088.8) (56) 1. Авторское свидетельство СССР . < 547031, кл.. Н 03 K 3/84, 1975.

2. Авторское свидетельство СССР

3 472335,. кл. G 05 В 19/18, 1973. (54)(57) ). Устройство Для Форииро:ВАНИЯ:ПОСЛЕДОВАТЕЛЬНОСТЕЙ ВРЕМЕННЫХ

ИНТЕРВАЛОВ, содержащее генератор . -;)1мпульсов„выход которого подключен

:к входу делителя частоты, выход которого соединен с входом счет" чика импульсов, выходы счетчика .импульсов подключены: к первым вхо дам блока памяти., - дешифратор, вы" ходм которого подключены к первым входам первых элементов И, выходы .которых соединены. с первыми входами элемента ИЛИ, блок управления, о тл и ч а ю щ е е с я тем,. что, с це" лью повышения надежности,. в него до-. полнительно введены вторые элемен ты И, счетчики импульсов, два регистра, сумматор и блок сравнения кодов, первая группа входов которого соедийена с выходами счетчика импульсов, вторая группа входов соединена с вы-ходами сумматора, а выход подключен к первым входам вторых элементов И, . вторые входы которых подключены к выходам деаифратора, третьи входы соеди. иены с первым выходом блока управле" ния, а выход каждого второго элемента И соединен с входом соответствующеге дополнительного счетчика импульсов, управляющий вход каждого из которых подключен к второму выходу блока уп- . равления, выходы каждого дополнитель.ного счетчика импульсов подключены к вторым входам соответствующего пер" вого элемента И, третьи входы кото-.:, рых подключены к третьему выходу бло" ка. управления и к входу первого ре- гистра, разрядные входы которого соединены с выходами блока памяти и с разрядными входами второго регистра,; выходы регистров подключены к первой: группе входов:сумматора соответствен" но, а вход второго регистра-соединен. с четвертым выходом блока.управления, пятый и шестой выходы которого пюдключены к первому и второму управ". ляющим входам блока памяти, а седьмые д выходы блока управления подключены.к. вторым входам элемента ИЛИ, первый вход блока управления соединен с вы-. ходом генератора импульсов, а вторые. (,, входы подключены к выходам дееифратора, причем,.выходы элемента ЙЛИ подключены к вторым входам блока памяти, третьи входы которого соединены с разрядными выходами делителя . частоты и с входами дешифратора. . р

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления содержит счетчик импульсов, выходы которого подключены к входам дешифратора, первый вход которого подключен к входам ключей, выход каждого из которых соединен через соответствующий формирователь импульсов с входа" ми первого элемента ИЛИ, выход кото- Ъь рого подключен к первым входам перво" го, второго и третьего элементов И, вторые входы которых соединены с вто-. рым, третьим и четвертым выходами де" шифратора соответственно, выходы пер-. вого и второго элементов И подключены

1054895 к входам второго элемента ИЛИ, причем второй выход дешифратора подключен к первым входам блока триггеров, вторые входы которого соединены с со" ответствующими вторыми выходами форl мирователей импульсов, а выходы блока триггеров через третий элемент. ИЛИ под, ключены.к первому входу четвертого элемента ИЛИ, второй вход которого, соединен с,,выходом первого элемента И, а выход четвертого элемента ИЛИ соединен с входом шифратора, шина сброса через ключ сброса соединена с. вторым входом формирователей импульсов и является вторым выходом блока управлов, содержащее генератор импульсов, щ выход которого подключен к входу де-. 5 тор, выходы которого подключены к первым входам первых элементов И, выходы которых соединены с первыми вхо,. дами элемента ИЛИ, блок управления,, ходами сумматора, а выход подключен к первым входам вторых элементов И, вторые входы которых подключены к выединены с первым выходом блока управ

30 ления, а выход каждого второго элемента И соединен с входом соответствующего дополнительного счетчика импульсов, управляющий вход каждого из которых подключен к второму выходу блока управления, выходы каждого дополнительного счетчика импульсов под-, Ф

Ф

Изобретение относится к импульсной технике и может быть использовано в различных устройствах для формирования й1 независимых последовательностей ,временных интервалов в аналого-цифровой вычислительной технике и в бло" . ках программного управления различны" ми технологическими процессами.

Известно устройство, формирующее временные интервалы, содержащее гене" ратор Импульсов,пересчетнье устрой- ство, мулыиплексор, триггер, элементы И, регистр $3).

Однако для получения tn независимых последовательностей необходимо . применить пт указанных устройств, что приводит к увеличению количества, оборудования.

Наиболее близким к предлагаемому по технической сущности является устройство для формирования последо-. вательностей временных интервалов, со держащее генератор импульсов, выход которого подключен к входу делителя частоты, выход которого соединен с входом счвтчика импульсов, выходы счетчика импульсов подключены к первым входам блока памяти, дешифратор, выходы которого подключены к первым входам первых элементов И, выходы которых соединены с первыми входами элемента ИЛИ, блок управления 2 .

Недостатком данного устройства является то, что оно не обеспечивает получение 1п последовательностей временных интервалов, а для получения ления, выход третьего элемента И яв-. ляется первым выходом блока управления, выход второго элемента И является третьим выходом блока управления, выход первого элемента И является,четвертым выходом блока управления, выходы второго и третьего элементов ИЛИ являются соответственно пятым и шестым выходами блока управления, а выход шифратора является седьмым выходом ,блока управления, вход счетчикд импульсов является первым входом блока управления, а третьи входы формирователей импульсов являются вторыми входами блока управления.

2 их требуется а данных устройств, что значительно усложняет устройство и уменьшает его надежность.

Цель изобретения - повышение нач дежности устроиства.

Поставленная цель достигается тем, что в устройство для формирования no" следовательностей временных интерва лителя частоты, выход которого соеди" нен с входом счетчика импульсов, выходы счетчика импульсов подключены к первым входам блока памяти, дешифра-; дополнительно введены вторые элементы И, счетчики импульсов, два регистра, сумматор и блок сравнения кодов, первая группа входов которого соединена с выходами счетчика импульсов, вторая группа входов соединена с выходам дешифратора, третьи входы со"

1054895 ключены к вторым входам соответствующего первого элемента И, третьи входы которых подключены к третьему выходу блока управления и к входу пер" вого регистра, разрядные входы которого соединены с выходами блока памяти и с разрядными входами второго регистра, выходы регистров подключены к первой группе входов сумматора соответственно, а вход второго регистра >0 соединен с четвертым выходом блока уп: равления, пятый и шестой выходы которого гюдключены к первому и второму управляющим входам блока памяти, а седьмые выходы блока управления под- 15 ключены к вторым входам элемента ИЛИ, первый вход блока управления соединен с выходом генератора импульсов, а вто-. рые входы подключены к выходам дешифратора, причем выходы элемента ИЛИ 20 гюдключены к вторым входам блока .памяти, третьи входы которого соединены с разрядными выходами делителя частоты и с входами дешифратора, Блок управления содержит .счетчик 25 импульсов, выходы которого подключены к входам дешифратора, первый выход ко" торого подключен к входам ключей, выход каждого из которых соединен через соответствующий формирователь импуль- Зе сов с входами первого элемента ИЛИ, выход Которого подключен к первым входам первого, второго и третьего элементов И, вторые входы которых соединены с вторым, третьим и четвертым выходами дешифратора соответственно, выходы первого и второго элементов И гюдключены к входам второго элемен- та ИЛИ, причем второй выход дешифра" тора подключен к первым входам блока триггеров, вторые входы которого соединены с соответствующими вторыми выходами формирователей импульсов, а выходы блока триггеров через третий элемент ИЛИ подключены к первому входу четвертого элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а выход четвертого элемента ИЛИ соединен с входом шифра тора, шина сброса через ключ сброса соединена с вторым входом формирователей импульсов и является вторым выходом блока управления, выход третьего элемента И является первым выхо-, дом блока управления, выход второго элемента И является третьим выходом блока управления, выход первого элемента И является четвертым выходом блока управления, выходы второго и третьего элементов ИЛИ являются соответственно пятым и шестым выходами блока управления, а выход шифратора является седьмым выходом блока управления, вход счетчика импульсов является первым входом блока управления, а третьи входы формирователей импульсов являются вторыми входами блока, управления.

На фиг. 1 приведена функциональ= ная схема устройства для формирования последовательностей временных интервалбв; на фиг. 2 " пример выполнения блока управления.

Устройство (фиг. 1) содержит генератор 1 импульсов, выход которого соединен с входом делителя 2 частоты, подключенного к счетчику 3 им- . пульсов, соединенного с блоком 4 памяти, дешифратор 5, соединенный с первыми входами соответствующих первых элементов И 6, подключенных к первым входам элемента ИЛИ 7, блок 8 управления, вторые элементы И 9, дополнительные счетчики. 10 импульсов, два регистра ll и 12, сумматор 13 и блок 14 сравнения кодов, первая группа входов которого соединена с выходами счетчика 3 импульсов, вторая группа входов соединена с выходами сумматора 13, а выход подключен к первым входам вторых элементов И 9, вторые. входы которых гюдключены к выходам дешифратора 5, третьи входы соединены с первым выходом блока 8 уп" равления, а выход каждого второго элемента И 9 соединен с входом соответствующего дополнительного счетчика 10 импульсов, управляющий вход каждого из которых подключен к второму выходу блока 8 управления, выходы каждого дополнительного счетчика. 10 им" пульсов подключены к вторым входам соответствующего первого элемента И б, третьи входы которых подключены к третьему выходу блока 8 управления и к входу первого регистра 11, разрядные входы которого соединены с выходами блока 4 памяти и разрядными sxoдами второго регистра 12, выходы регистров 11 и 12 подключены к первой группе входов сумматора 13 соответственно, а вход второго регистра 12 соединен с четвертым выходом блока 8 управления, пятый и шестой выходы которого подключены к первому и второму управляющим входам блока 4 памяти, а седьмые выходы блока 8 управления

1054 подключены к вторым входам элемента ИЛИ 7, первый вход блока 8 управления соединен с выходом генератора 1 импульсов, а вторые входы подключены к выходам дешифратора 5, причем выхо- 5 ды элемента.ИЛИ 7 подключены к вторым входам блока 4 памяти, третьи входы которого соединены с разрядными выходами делителя 2 частоты и с входами дешифратора 5. 10

На фиг. 2 приведена функциональная схема. блока 8 управления, который содержит счетчик 15 импульсов, выходы которого подключены к входам дешифратора 16, первый выход которого 15

1 подключен к входам ключей 17, выход каждого из которых соединен через со-, ответствующий формирователь 18 импульсов с входами первого элемента ИЛИ 19, выход которого подключен к первым вхо-В дам первого, второго и третьего элементов И 20, 21 и 22, вторые входы которых соединены с вторым, третьим и четвертым выходами дешифратора 16 соответственно, выходы первого и вто- 25 рого элементов И 20 и 21 подключены к входам второго элемента ИЛИ 23, при чем второй выход дешифратора 16 подключен к первым входам блока 24 триггеров 25, вторые входы которого со" з0 единены с соответствующими вторыми вы" ходами формирователей 18 импульсов, а выходы блока 24 триггеров 25 через .третий элемент ИЛИ 26 подключены к первому входу четвертого элемента

ИЛИ 27, второй вход которого соединен с выходом первого элемента И 20, а выход четвертого элемента ИЛИ 27 соединен с входом шифратора 28, шина 29 сброса через. ключ 30 сброса соедине- 40 на с вторым входом формирователей 18 импульсов и является вторым выходом 31 блока 8 управления, выход третьего элемента И 22 является первым выходом 32 блока 8 управления, выход 4 второго. элемента Й 21 является третьим выходом 33 блока 8 управления, выход первого элемента .И 20 является четвертым выходом 34 блока 8 управления, выходы второго и третьего эле" ментов ИЛИ 23 и 26 являются соответст венно пятым и шестым выходами 35 и 36 блока 8 управления, а выход шифрато- ра 28 является седьмым выходом 37 блока 8 управления, вход счетчика 15 импульсов является. первым входом 38 блока 8 управления, а третьи входы

Формирователей 18 импульсов являются вторыми входами 39 блока 8 управле895 б ния. Формирователи 18 могут быть выполнены, например, на элементах И 40, 41 и 42, элементе ИЛИ 43, триггере 4О, Устройство работает следующим образом.

Все ячейки памяти блока 4 по числу воспроизводимых последовательностей разделены на tn зон, причем номер зоны определяется старшими разрядами адресного слова, а адреса ячеек памяти в каждой зоне определяются младшими разрядами адресного слова. Иассивы ячеек памяти каждой зоны равны по величине, причем соответствующие ячей" ки памяти в каждой зоне имеют одинаковые адреса.

Для каждой последовательности массив адресов ячеек распределен следующим образом.

Одна ячейка предназначена для за-. писи в нее временной опоры, остальwe ячейки содержат значения временных интервалов данной последователь" ности. Значение временной опоры записывается в ячейку в момент начала воспроизведения данной последовательности, значения временных интервалов в ячейки для каждой последовательности записываются заранее.

При включении питания генератор 1, делитель 2, счетчик 3 начинают работать сразу с произвольного состояния. Регистры 11 и 12 также находятся в произвольном состоянии. При кратковременном замыкании ключа 30 сброса, расположенного в блоке 8 управления, счетчики 10 переходят в нулевое состояние„ определяя для каждой последовательности адрес ячейки памяти в блоке 4, в которой хранится значение первого временного интервала.

Частота Е от генератора 1 через вход 38 блока 8 управления поступает на счетный вход счетчика 15, со" единенного с дешифратором 16, на выходах которого циклически вырабатываются четыре сигнала, используемые для Формирования сигналов управления устройством; При воспроизведении каж" дой последовательности, причем.соотношение между частотой . и частотой f2, поступающей на вхо4 дешифра" тора 5 номера последовательности, имеющего m выходов, выбирается таким, чтобы в каждом положении дешифратора 5 на выходе дешифратора 16 формировалась последовательность из четырех сигналов..7 10548

Для воспроизведения одной из последовательностей замыкают ключ 17.

При совпадении на входах элемента И 41 формирователя 18 сигнала номера данной последовательности, сигнала с первого выхода дешифратора 16 и наличия разрешения с нулевого выхода триггера 44 триггеры 44 и 25 блока 24 устанавливаются в единичное состояние.

Сигнал с триггера 25 через эле- 10 менты ИЛИ 26 и ИЛИ 27 поступает на шифратор 28 адреса ячейки временной опоры. Сформированный адрес ячейки временной опоры (выход 37 ) через эле- мент ИЛИ 7 поступает на второй адрес-15 ный вход блока 4, на первом адресном входе которого находится код данного номера последовательности, а на информационном входе - текущее значение счетчика 3, являющееся временной one-20 рой (начальной точкой отсчета для временных интервалов данной последова" тельности f o Сигнал записи (выход 36 ), поступающий с выхода элемента ИЛИ 26 на соответствующий вход блока 4, реа-25 лизует запись временной опоры в выбранную ячейку памяти.

Деаи@ратор 16 переключается в следующее положение, при этом сигнал с его второго выхода сбрасывает триг - щ гер 25 в исходное положение и поступает на вход элемента И 20, на втором входе которого имеется разрешающий сигнал, поступающий с триггера 44. через элементы И 42 и ИЛИ l9. Сигнал с выхода элемента И 20 формирует че" рез элемент ИЛИ 23 сигнал считывания и . и по выходам 34 35 и 37 обеспечивает считывание временной опоры из блока 4 в регистр 12 временной опоры.

Дешифратор 16 переключается в тре " тье положение, при этом сигнал с его третьего .выхода поступает на вход элемента И 21, сигнал с выхода которого по выходам 33 и 35 обеспечивает считывание кода первого временного

45 интервала из блока. 4 в регистр 11 временных интервалов. Причем адресом ячейки памяти, в которой хранится код первого временного интервала, является. код, поступающий со счетчика 10 5О через элементы И 6 и ИЛИ 7 (в данном;

"случае это нулевой код,поскольку счетчик 10 находится в исходном состоянии ).

Таким образом, на входах суммато" ра 1 3 находятся два кода - код временной опоры и код первого временного

°,интервала. Сумма кодов с выхода сум95 8 матора 13 поступает на первый вход блока 14 сравнения кодов, на втором . входе которого находится текущее значение времени со счетчика 3. Результат: сравнения поступает с выхода блока 14 на соответствующие входы элементов И 9.

Дешифратор 16 переключается в четвертое положение,при этом сигнал с его четвертого выхода поступает на вход элемента И 22, сигнал с выхода которого поступает по выходу 32 на соответствующие входы элементов И 9.:

При совпадении кодов на входах бло"

1 ка 14 на выходы элементов И 9 по-.ступает разрешающий потенциал с выхода блока 14 и на выходе элемента И 9 Формируется выходной сигнал, соответствующий моменту окончания первого временного интервала данной последовательности, который также переключает счетчик 10 в следующее положение.

При несовпадении кодов на выходах блока 14 выходной сигнал не формируется и счетчик 10 остается в прежнем положении. Далее дешифратор 5 пере:ключается,в другое положение, для которого дешифратор 16.вырабатывает серию из четырех сигналов.

После последовательного возбужде-. ния всех выходов дешифратора 5 с со-: ответствующей каждому выходу серией, сигналов с дешифратора 16, дешифра" тор 5 вновь переключается в первона». чальное положение.

При этом действие сигнала с первого выхода дешифратора 16 блокируется запрещающим сигналом с нулевого вы-хода триггера 44 на вход элемента И 41 (к этому моменту ключ 17 также может быть разомкнут ). Следовательно, триггер 25 остается в нулевом положении и записи новой временной опоры не происходит. Временная опора для данной последовательности записывается только один раз в момент запуска последовательности.

Сигналы с второго, третьего и четвертого выходов дешифратора 16 произво" дят те we действия, что и в предыдущем для данной последовательности циклеа

При этом если в предыдущем цикле коды на входах блока 14 не совпали и в счетчике 10 осталось прежнее значение адреса, то в данном цикле в ре.гистр 11 поступает значение первого . временного интервала, если же в пре9 1054895 10 дьуц цем цикле коды на входах блока 14 состояние, при этом триггер 44 чесовпали и в счетчике 10 образовался : рез элементы И 42 и ИЛИ 19 блокирует следующий адрес, то в данном цикле . выходные сигналы девифратора 16, в регистр 11:поступает значение вто- вследствие чего в последующих циклах роро временного интервала. . : 5 последовательность воспроизводиться не будет.

В последуцццих циклах устройство Соверщенно аналогично и независимо работает аналогично, последовательно друг от друга могут воспроизводиться воспроизводя временные интервалы.по- любые последовательности при замыкаследовательностей, коды которых зало- 1в нии соответствующих. ключей 17. жены в блоке 4 запоминания ° до мо- . Таким образом, в данном устройстмента замыкания ключа 17 исходного . ве,по сравнению с известными, Форми положения. При .совпадении íà входах.. руется Ф последовательностей вреэлемента И .40 Формирователя 18 сиг-: менных интервалов. Для ормирования нала номера последовательности и сиг" И любой из последовательностей.исполь- на)и с первого выхода деши@ратора 16 зуется всего один-блок памяти, блок на выходе Элемента И 40 образуется сравнения кодов„ сумматор и два ресигнал который через элемент ИЛИ 43 .: гистра, что значительно упрощает уст

1 устанавливает триггер 44 в исходное ройство и повышает его надежность.

ВНИИПИ Заказ 91 3 8/57 Тираж 936 Подписное.

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4