Устройство для автоматической подстройки частоты

Устройство для автоматической подстройки частоты

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ ПОДСТРОЙКИ ЧАСТОТЫ по авт.ев. № 657575, отличающееся тем, что, с целью повьшения быстродействия , между выходами частотного дискриминатора и информационным входом итерационного вычислительного блока включены последовательно блок умножения, блок коррекции и блок де ления, другой вход которого подключен к выходу блока умноженияj при этом информационный вход блока умножения и вход блокировки блока коррекции соединены соответственно с информационным и комавдными выходами кодоэадающего устройства, а информационньв -вход блока коррекции -подключен к выходу блока деления.

(19) (И) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(. 19 Н 03 1 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОбУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 657575 (21) 3447094/18-09 ((22) 28.05.82

:(46) 15.11.83..Бюл. Ф 42 (72) В.Н.Малиновский и С.К.Романов (53) 621.396.662(088.8) (56) 1. Авторское свидетельство СССР

Ф 657575, кл. Н 03 1 7/00, 1976 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ ПОДСТРОЙКИ ЧАСТОТЫ по авт.св.

Ф 657575, о т л и ч а ю щ е е с я тем, что, с целью йовышения быстродействия между выходами частотного дискриминатора и информационным входом итерационного вычислительного блока включены последовательно блок умножения, блок коррекции и блок деления, другой вход которого подключен к выходу блока умножения; при этом ийформационный вход блока умножения и вход блокировки блока коррекции соединены соответственно с информационным и командными выходами кодоэадающего устройства, а информационньЖ .вход блока коррекции

-подключен к выходу блока деления.!

054

Изобретение относится к радиоэлектронике и может быть использовано в широкодиапаэонных системах формирования дискретного множества частот. 5

По основному авт.св. )) 657575 известно устройство для автомати.ческой подстройки частоты, содержащее последовательно соединенные преобразователь кода в напряжение, )0 фильтр нижних частот, управляющий элемент, подстраиваемый генератор, тракт для приведения частоты и частотный дискриминатор, а также два формирователя зоны нечувствитель- 15 ности во времени и итерационный вычислительный блок, разрядные выходы которого подключены к соответствующим входам преобразователя кода в напряжение, причем формирователи 20 эоны нечувствительности во времени включены между противофазными выходами частотного дискриминатора и входами итерационного вычислительного блок,а ()) .

Недостатком устройства для автоматической подстройки частоты является невысокое быстродействие нри необходимости более точной установ30 ки частоты подстраиваемого генератора.

Цель изобретения — повышение быстродействия.

Указанная цель достигается тем, что в устройство для автоматической подстройки частоты, содержащее последовательно соединенные преобразова тель кода в напряжение, фильтр нижних частот, управляющий элемент, под страиваемый генератор, тракт для приведения частоты и частотный дискриминатор, а также два формировате-. ля зоны нечувствительности во времени и итерационный вычислительный блок, разрядные выходы которого под" 45 . ключены к соответствующим входам преобразователя кода в напряжение, причем формирователи зоны нечувствительности во времени включены между противофазными выходами частотного дискриминатора и входами итерационного вычислительного блока, между выходами частотного дискриминатора и информационным входом итерационного вычислительного блока включены 55 последовательно блок умножения, блок коррекции и блок деления, другой вход которого подключен к выходу Fno907 2 ка умножения, при этом информационный вход блока умножения и вход блокировки блока коррекции соединены соответственно с информационным и командным выходами кодоэадающего устройства, а информационный вход блока коррекции подключен к выходу блока деления., На чертеже представлена структурная электрическая схема устройства.

Устройство для автоматической подстройки частоты содержит преобразователь 1 кода в напряжение,, фильтр 2 нижних частот, управляющий элемент 3„ подстраиваемый генератор

4, тракт 5 для приведения частоты, частотный дискриминатор 6, два формирователя 7 и 8 зоны нечувствительности во времени и итерационный вычислительный блок 9, делитель 10 <э с постоянным коэффициентом деления, делитель с переменным коэффициентом деления (ДПКД) 11, Формирователь 7 зоны нечувствительности во времени содержит линию задержки 12 и элемент И 13, а формирователь 8 зоны нечувствительности во времени содержит линию задержки

14 и элемент И 15. Кроме того, устройство для автоматической подстройки частоты содержит также опорный генератор )6, кодозадающий блок 17, бл к 18 умножения, блок 19 коррекции и блок, 20 деления.

Устройство работает следующим образом.

При смене кода выходной частоты по информационному сигналу с кодозадающего блока 17 устанавливается коэффициент деления ДПКД 11, соответствующий новому значению выходной частоты, Одновременно с этим информационный сигнал с кодозадающего блока 17 поступает на информационный вход блока 18 умножения; а командный — на вход блока 19 коррекции.

Вследствие появления на командном входе коррекции сигнала блокировки в первом цикле. перестройки после момента переключения кода выходной частоты (или включения устройства) блок 19 коррекции не производит операцию коррекции рассчетного значения крутизны характеристики подстраиваемого генератора 4, а выдает расчетное значение крутизны подстраиваемого генератора 4 S» соответствующее крутизне подстраиваемого генератора 4 в точке fq — частоты предыду10549

f0 hf iIaF

S =S +.— дf»

l» 6 U»»

6=G+—

Ь 0н

Н 0

3 щего состояния синхронизма, либо значение 5 1, равное среднему значению крутизны характеристики подстраиваемого генератора 4 (при включении устройства), После прохождения сигналом подстраиваемого генератора 4 тракта для приведения частоты, его частота сравнивается в частотном дискриминаторе 6 с частотой опорного генератора 16. Сигнал с выхода 10 частотного дискриминатора 6 h F<, несущий информацию о знаке и величине разности входных частот частотного дискриминатора 6, поступает на один из сигнальных входов блока 18 умножения. Выходным сигналом блока

18 умножения является сигнал h f»», равный отклонению частоты подстраиваемого генератора 4 f> от частоты синхронизма 20 где и — коэффициент деления делителя частоты;

11 - коэффициент деления ДПКД 11.

Далее сигнал hfH поступает на вход блока 20 деления, на второй вход .которого подается с выхода блока 19 коррекции сигнал S»» (или S<> ) .

Выходным сигналом блока 20 деления является сигнал Ь О»», равный величине приращения напряжения преобразователя 1 код в напряжение для компенсации частотной ошибки h f

Сигнал с выхода блока 20 деления поступает на информационный вход итерационного вычислительного блока 9, 40 в котором вычисляется новое значение входного кода преобразователя 1. где G0 - предыдущее значение када преобразователя 1; — коэффициент преобразования преобразователя 1.

Отметим, что работа итерационного вычислительного блока 9 происходит в том случае, если величина h F»». превосходит некоторую величину д Fg, определяемую величиной задержки линий задержки (величина h F является относительной точностью установки частоты устройства). Далее напряжение с выхода преобразователя 1, рав° 1 ное UH=G ., через фильтр 2 поступа07 4 ет на управляющий элемент 3 и перестраивает частоту подстраиваемого генератора 4 до величины

Начальнь»й цикл перестройки закончен.

Рассмотрим первый цикл перестрой1 ки. После установки частоты подстраиваемого генератора 4 соответствуюющей напряжению U, в частотном дискриминаторе 6 происходит сравнение частоты опорного генератора 16 с но-. вым значением частоты подстраиваемого генератора 4, прошедшей через тракт

5 для приведения частоты. Сигнал с выхода частотного дискриминатора

6 b,F подается на вход блока 18 умножения, выходной сигнал которого

ЬГ» =иК Г,1 поступает на информационный вход блока 19 коррекции, который после начального цикла находится в разблокированно1» состоянии. На второй информационный вход блока

19 коррекции поступает сигнал 5 U11 с блока 20 деления. Выходным сигналом блока 19 коррекции является скорректированное рассчетное значение крутизны подстраиваемого генератора 4

С учетом S» значение сигнала на выходе блока 20 деления равно величина кода на выходе итерационного вычислительного блока 9 равна д0»

G=G 1 н г а выходное напряжение преобразователя 1 код в напряжение

В соответствии с величиной U частота подстраиваемого генератора 4 принимает новое значение

Далее процесс перестройки частоты продолжается аналогичным образом до тех пор, пока величина д Е» не станет меньше, чем д Fg . При /дF /еда сигналы с выходов формирователей зоны нечувствительности во времени отсутствуют, что блокирует работу итерационного вычислительного блока 9.

3054907

Составитель С.Даниэлян

Техред А.Бабинец Корректор Л.Патай

Редактор M.Áàíäóðà

Заказ 9ll9/58 Тираж 936 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

ll3035, Москва, 3-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 Таким образом, предлагаемое устройство позволяет сократить время настройки в несколько раэ при сохраненни высокой точности установки номинала частоты, и, тем самым, отличается от прототипа.