Преобразователь фазового сдвига в цифровой код

Преобразователь фазового сдвига в цифровой код

Иллюстрации

Показать все

Реферат

 

ПРРОБРАЗРВАТЕЛЬ ФАЗОВОГО СДВИГА В ЦИФРОВОЙ КОД, содержащий регистр выходного кода, а также соединенные последовательно квантующий генератор, первый делитель частоты , однополюсный преобразователь частоты, перемножитель, фильтр, формирователь , элементы совпадения при этом вторые входы перемножителя и однополюсного преобразователя частоты соединены с соответствующими входами устройства,-а выход одного из элементов совпадения соединен с входом регистра выходного кода, отличают и. йся тем, что, с целью повышения точности преобразования среднего значения фазового сдвига сигналов в цифровой код путем усреднения значений фазового сдвига и исключения погрешности от разрыва фазовой характеристики, в него введены первый и второй элементы ИЛИ, инвертор, первый и второй триггеры, реверсивный счетчик, второй делитель частоты, накапливающий cjT-iMaTop и коммутатор, рричем выход формирователя соединен с входом второго делителя частоты, первым зходом второго элемента ИЛИ и входами первого и второго эле-. ментов И, вторые входы которых подключены соответственно к второму и третьему выходам .первого делителя частоты, выход первого элемента И соединен с входом установки в i первого тригге;ра, вход установки в О t In I которого подключен к выходу пятого элемента И, к управляю1аему входу регистра выходного кода и к О входам установки в реверсивного счетчика, накапливающего сумматора и второго делителя частоты, выход второго элемента И соединен.с суммирующим входом реверсивного счетчика, вычитающий вход которого подключен к выходу четвертого элемента Ник второмувходу второгоэлемента ИЛИ, выход которого собда нен с управляющим входом накапливающего сумматора, выходы разрядов, реверсивного счетчика подключены к входам первого элемента ИЛИ, выход которого соединен с первым входом третьего элемента И, и с входом второго триггера. установки в выход первого триггера подключен к второму входу третьего элемента И, ,выход которого соединен с первым входом четвертого элемента И, и через инвертор с первым входом пятого элемента И, выход квантующего генератора подключен к второму входу четвертого элемента И, третий вход которого соединен с выходом второго триггера и управляющим входом коммутатора , выход второго делителя частоты подключен к второму входу пртого элемента Ник счетному входу второго триггера,.сигнальные входы регистра выходного кода соединены с выходами накапливающего сумматора, входы К9ТОРОГО подключены к выходам коммутатора, первые входы коммутатора соединены с выходами всех ра рядов первого делителя частоты,, а вторые входы - с входом установки кода числа 2ii.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11)

3(50 G 0 1 R 2 5 0 0

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ;-,. /

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3433802/18-21 (22) 30.04.82 (46) 23.11.83. Бюл..9 43 (72) Е.К.Батуревич, И.В.Богачев, В.Д.Кудрицкий, A ° Ñ.Ìèëêîâñêèé и В.F.Ïàâëîp (53) 621.317.77(088 ° 8).. (56) l. Вишенчук И..М. и др. Электромеханические и электронные фазомет.ры. М.-Л., Госэнергоиздат, 1962. с; 95.

2. Авторское свидетельство СССР

Р 779906, кл. 01 Ц 25/00, 23.10.78. (54)(57) ПРГОБРАЗОВА1ЕЛЬ ФАЗОВОГО

СДВИГА В ЦИФРОВОИ КОД, содержащий регистр выходного кода, а также соединенные последовательно квантующий генератор, первый делитель частоты, однополюсный преобразователь частоты, перемножитель, фильтр, формирователь, элементы совладения, при этом вторые входы перемножителя и однополюсного преобразователя частоты соединены с соответствующими входами устройства, .а выход одного из элементов совпадения соединен с входом регистра выходного кода, отличающийся тем, что, с целью повышения точности преобразования среднего значения фазового сдвига сигналов в цифровой код путем усреднения значений фазового сдвига и исключения погрешности от разрыва фазовой характеристики, в него введены первый и второй элементы ИЛИ, инвертор, первый и второй триггеры, реверсивный счетчик, второй делитель частоты, накапливаю- .щий сумматор и коммутатор, рричем выход формирователя соединен с входом второго делителя частоты, первйм зходом второго элемента ИЛИ и перыми входами первого и второго эле-, ментов И, вторые входы которых подключены соответственно к второму и третьему выходам, первого делителя частоты, выход первого элемента И соединен с входом установки в 1 первого триггера, вход установки в 0 которого подключен к выходу . пятого элемента И, к управляющему входу регистра выходного кода и к входам установки в 0 реверсивного счетчика, накапливающего сумматора и второго делителя частоты, выход второго элемента И соединен с суммирующим входом реверсивного счетчика, вычитающий вход которого подключен к выходу четвертого элемента И и к второму входу второго . Е элемента ИЛИ, выход которого собди" нен с управляющим входом накапливающего сумматора, выходы разрядов, реверсивного счетчика подключены к входам первого элемента ИЛИ, выход которого соединен с первым входом третьего элемента И, и с входом установки в 0 второго триггера, выход первого триггера подключен к второму входу третьего элемента И, выход которого соединен с первым входом четвертого элемента И, и через инвертор с первым входом пятого элемента И, выход квантующего генератора подключен к второму входу четвертого элемента И, третий вхОд

"которого соединен с вйходом второго триггера и управляющим входом коммутатора, выход второго делителя час тоты подключен к второму входу потого элемента И и к счетному входу второго триггера, сигнальные входы регистра выходного кода соединены с выходами накапливающего сумматора, входы которого иодключены к выходам коммутатора, первые входы коммутатора соединены с выходами всем раврядов первого делителя частоты,, а вторые входы - c входом установки кода числа 29.

1056073

Изобретение относится к измерительной технике и может быть использовано для измерения фазового сдвига непрерывных и радиоимпульсных квазисинусоидальных сигналов.

Известен преобразователь фазовых сдвигов в цифровой код на основе триггерных схем и схем с элементами перекрытия (элементами совпадений) с промежуточным преобразованием фазового сдвига во временной интервал и последующим времяимпульсным кодированием $13 .

Недостатками триггерных преобразователей и преобразователей с элементами перекрытия являются нали- !5 чие мертвых зон и значительных погрешностей, обусловленных уходом нулевой линии усилителей-ограничителей при формировании временного ин -, тервала, пропорционального фазовому 20 сдвигу, а также погрешности из-за нелинейних искажений входных напряжений, Наиболее близким к изобретению по технической сущности является 25 устройство по способу преобразования фазового сдвига в цифровой код, содержащее регистр выходного кода, а также соединенные последовательно квантующий генератор, делитель частоты, однополюсный преобразователь частоты, перемножитель, фильтр, формирователь, элементы совпадений, при этом вторые входы однополюсного преобразователя частоты и перемножителя соединены с соответствующими входами устройства, выходы разрядов делителя частоты соединены с сигнальными входами элементов совпадений, выходы которых подключены к входам регистра выходного кода j2) . 40

Недостатком устройства является недостаточно высокая точность преобразования фазового сдвига в цифровой код. Это объясняется тем, что содержащиеся во входных сигналах шумы, а также собственные аппаратурные шумы преобразователя смещают моменты перехода входного сигнала формирователя через нулевое значение и приводят к значительным погреш- 50 ностям преобразования. г

Цель изобретения — Повышение точности преобразования среднего значения фазового сдвига сигналов в цифровой код путем усреднения зна- 55 чений фазового сдвига и исключения погрешности от разрыва фазовой характеристики.

Поставленная цель достигается тем, что в преобразователь фазового сдви- 6Q га в цифровой код, содержащий регистр выходного кода, а также соединенные последовательно квантующий генератор, первый делитель частоты, однополюсный преобразователь частоты, перемно-65 житель, фильтр, формирователь, элементы совпадения, при этом вторые входы перемножителя и однополюсного преобразователя частоты соединены с соответствующими входами устройства, а выход одного из элементов совпадения соединен с входом регистра выходного кода, введены первый и второй элементы ИЛИ, инвертор, первый и второй триггеры, реверсивный счетчик, второй делитель частоты, накапливающий сумматор и коммутатор, причем выход формирователя соединен с входом второго делителя частоты, первым входом второго элемента ИЛИ и первыми входами первого и второго элемента И, вторые входы которых подключены соответственно к второму и третьему выходам первого делителя частоты, выход первого элемента И соединен с входом установки в 1 первого триггера, вход установки в 0 которого подключен к выходу пятого элемента И, к управляющему .входу регистра выходного кода и к входам установки в 0 реверсивного счетчика, накапливающего сумматора и второго делителя частоты, выход второго элемента И соединен с суммирующим входом реверсивного счетчика, вычитающий вход которого подключен к выходу четвертого элемента И и к второму входу второго элемента ИЛИ, выход которого соединен с управляющим входом накапливающего сумматора, выходы Разрядов реверсивного счетчика подключены к входам первого элемента ИЛИ, выход которого соединен с первым входом третьего элемента И и с входом установки в 0 второго триггера, выход первого триггера подкЛючен к второму входу третьего элемента И, выход которого соединен с первым входом четвертого элемента И, и через инвертор с первым входом пятого элемента И, выход квантующего генератора подключен к второму входу четвертого элемента И, третий вход которого соединен с выходом второго триггера и управляющим входом коммутатора, выход второго делителя частоты подключен к второму входу пятого элемента И и к счетному входу второго триггера, сигнальные входы регистра выходного кода соединены с выходами накапливающего сумматора, входы которого подключены к выходам коммутатора, первые входы коммутатора соединены с выходами всех разрядов первого делителя частоты, а вторые входы - с входом установки кода чис.ла 2п.

На чертеже приведена структурная схема предлагаемого преобразователя.

Устройство содержит первый триггер 1, реверсивный счетчик 2, перемножитель 3, однополюсный преобразо1056073 ватель 4 частоты, первый зле+ . мент ИЛИ 5, фильтр б,,третий элемент И 7, формирователь 8, инвертор 9, четвертый элемент Й 10, второй делитель 11 частоты, пятый элемент И 12, второй элемент ИЛИ 13, второй триггер 14, регистр 15 выходного кода, накапливающий сумматор 16, коммутатор 17, первый делитель 18 частоты, первый элемент И 19, второй эяемент И 20, квантующий генератор 21, причем выход квантующего генерато 21 соединен с вторым входом четвертогоо элемента И и с входом первого делителя 18 частоты, выходы всех разрядов которого соедине- 15 ны с первыми входами коммутатора 17, а выход старшего разряда подключен к первому входу однополюсного преобразователя 4 частоты, второй вход которого соадинен с первым входом 20 устройства, а выход - с первым входом перемножителя 3, второй вход устройства соединен с вторым входом перемножителя 3, выход которого подключен к входу фильтра 6, выход 2 фильтра 6 соединен с входом формирователя 8, выход которого подключен к первому входу второго -элемента ИЛИ 13, к первым входам первого и второго элементов. 19 и 20 И и к входу второго делителя 11 частоты, выход второго делителя 11 частоты соединен с вторым входом пятого элемента И 12 и счетным входом второго триггера 14, выход которого подключен к управляющему входу коммутатора 17 и третьему входу четвертого элемента И 10, второй и третий выходы первого делителя 18 частоты соединены соответственно с вторыми входами первого и второго элементов И 1940 и 20, выход первого элемента И 19 подключен к входу установки в 1 первого триггера 1, выход которого соединен с вторым входом третьего элемента И 7 выход второго элемента И 20 подключен к суммирующему входу реверсивного счетчика 2, выходы разрядов которого соединены с входами первого элемента ИЛИ 5, выход

-первого элемента ИЛИ 5 подключен к первому входу третьего элемента И 7, выход которого соединен с входом установки в 0 второго триггера 14 с первым входом четвертого элемен-. та И 10 и через инвертор 9 с первым входом пятого элемента И 12, выход пятого элемента И 12 подключен к управляющему входу регистра 15 выходного кода и к входам установки в 0 реверсивного счетчика 2 первого триггера 1, накапливающего сумматора 16 и второго делителя 11 частоты, выход четвертого элемента И соединен с вычитающим входом реверсивного счетчика 2 и вторым входом второго элемента ИЛИ 13, выход которого подключен g5 к входу суммирования накапливающего сумматора 16, сигнальные входы регистра 15 выходного кода соединены с выходами накапливающего сумматора 16, входы которого подключены к выходам коммутатора 17, а вторые входы — с входом установки кода числа 2u.

Устройство раб тает следующим образом.

На выходе старшего разряда первого делителя 18 частоты, заполняемого импульсами квантующего генератора 21, образуется меандр, напряжение первой гармоники которого можно записать в виде

0„-0„,„Ь not,Д= —,, где и„ вЂ .частота выходного сигнала квантующего генератора;

К вЂ” коэффициент деления первого делителя частоты.

Полученный меандр поступает на один вход однополюсного преобразователя 4 частоты, на другой вход которого подается входной сигнал устройства ят " " .

На выходе однополюсного преобразова-. теля 4 частоты формируется сигнал суммарной частоты

0 =0„, sin(,ы 1И, поступающий на один вход перемножителя 3, на другой вход которого подается второй входной сигнал устройства н= rng> и Ы 4Из выходного сигнала перемножителя 3 с помощью фильтра 6 выделяется сигнал разностной частоты

5 6 " 1 Й

Таким образом, выходное напряжение фильтра 6 сдвинуто по фазе относительно первой гармоники выходного напряжения старшего разряда первого делителя 18 частоты на угол, равный преобразуемому фазовому сдвигу. Поэтому в момент равенства нулю фазы выходного сигнала фильтра 6 значение кода первого делителя 18 частоты соответствует преобразуемому фазовому сдвигу.

Формирователь 8 производит короткие импульсы в моменты перехода вымодного сигнала фильтра 6 через нулевое значение, например, из области отрицательных значений в область положительных. Сформированные короткие импульсы проходят через второй элемент ИЛИ 13 на управляющий вход .накапливающего сумматора 16, который при этом осуществляет суммирование

1 поступающих на его входы через ком1056073

10 мутатор 17 значений вымодного кода первого делителя 18 частоты.

Если в момент поянления коротким импульсов хотя бы одно из усредняемых значений кода делителя 18 часто- . ты окажется большим 3 «/2, то на втором выходе делителя 18 частоты образуется потенциал, разрешающий прохождение с выхода формирователя 8 через первый элемент И 19 короткого ипульса, который устанавливает в единичное состояние первый триггер 1. При этом на втором входе третьего элемента И 7 устанавливается потенциал логической единицы. если в момент появления на вы- 15 ходе формиронателя 8 короткого импульса значение кода делителя 18 частоты окажется меньше Ф/2, то на третьем выходе делителя 18 частоты образуется потенциал, разрешающий 2О прохождение через второй элемент И 20 короткого импульса на суммирующий вход реверсивного счетчи</2, приводит к появлению на выходе первого элемента ИЛИ 5 и, соответственно, на первом входе третьего элемента И 7 потенциал логической единицы. Если нсе значения фазовых сдвигов 2« >q †" или 3«/2 >g,0, т.е. все значения преобразуемых фазовых 35 сдвигов лежат с одной стороны разрыва фазовой характеристики (О или

23 ), то на одном из входов третьего элемента И 7 имеется потенциал логического нуля и потенциал логичес-4П кого нуля на em выходе приводит к появлению разрешающего потенциала на первом входе пятого элемента И 12, а также удерживает второй триггер 14 в нулевом состоянии. 45

При этом выходной сигнал второго триггера 14 удерживает коммутатор 17 в состоянии, при котором на его выходы подается информация с его первых входов, т.е. с выходов разрядов делителя 18 частоты. При появлении уровня логической единицы на выходе второго делителя 11 частоты происходит совпадение уровней логической единицы на входах пятого элемента И 12 и сигнал логической единицы с его выхода производит перепись в регистр 15 выход« ного кода результата суммирования накапривающего сумматора 16 и установку в нулевое состояние накапли- бО вающего сумматора 16, второго делителя 11 частоты, первого триггера 1 и ренерсйвного. счетчика 2.

Если из 8 усредняемых.значений ,фазовых сднигов Wc. и значений окажутся меньше i /2 и хотя бы одно из значений больше ЗР/2, т.е. значения преобразуемым фазовых сднигов лежат по обе стороны разрыва фазо-. ной характеристики, то в реверсивном счетчике 2 записано число rn, на входах третьего элемента И 7 . происходит совпадение уровней логической единицы и "игнал логической единицы с его выходом разрешает прохождение импульсов через четвертый элемент И 10, блокирует прохождение сигнала переписи н регистр 15 выходного кода и разрешает опрокидывание второго триггера 14

Выходной сигнал второго делителя 11 частоты опрокидывает второй триггер 14, выходной сигнал которого разрешает прохождение импульсов квантующего генератора через четвертую схему И, а также подключает вымоды коммутатора 21 к его вторым входам, на которых жестко установлен код, соответствующий 2к.

Импульсы с выхода четвертого элемента И 10 поступают на нычитающий вход реверсивного счетчика 2 и через второй элемент ИЛИ 13 на управляющий вход накапливающего сумматора 16.

При прохождении ln импульсов ренерсивный счетчик 2 устанавливается н нулевое состояние, а накапливающий сумматор 16 к имевшемуся неоткорректированному результату N раз прибавит число 2«. После установления ре-. версивного счетчика 2 в нулевое состояние на выходе первого элемента ИЛИ 5, следовательно, на выходе третьего элемента И 7 установится потенциал логического нуля, что приводит к опрокидыванию второго триггера 14, запрету прохождения импульсов через четвертый элемент И 10 и совпадению уровней логической единицы на входе пятого элемента И 12.

При этом на выходе пятого элемента И 12 формируется уровень логической единицы, производящий перепись н регистр 15 ныходного кода откорректированного кода среднего значения фазового сдвига, а также установку в нулевое состояние реверсивного счетчика 2, первого триггера 1, накапливающего сумматора 16 и второго делителя 11 частоты. На этом заканчивается цикл преобразования. л

Коэффициент деления кд второго делителя 11 частоты выбирают иэ условия требуемого количества усредняемых значений преобразуемых фазовых сдвигов. Емкость М накапливающего сумматора 16 выбирают соответствующей

К . 2« ° кд.

Результат преобразования получают из значения, переписываемого н ре1056073

ВНИИПИ Эакаэ 9294/37 Тираж 710 Подписное

Филиал ППП "Патент", r.Óæãîðoä,óë.Ïðoåêòíàÿ,4 гистр 15 выходного кода, после переноса запятой влево на число разрядов, равное числу разрядов второго делителя 11 частоты, что эквивалентно делению результата суммирования значений фазовых сдвигов на число ку.

Эффективность описанной коррекции при усреднении значений фазовых сдвиzos можно пояснить следующим примером.

Пусть из десяти усредняемых значений фазовых сдвигов, имеющих некоторый 10 разброс вследствие влияния шумов, четыре окажутся равными 359 >270, а шесть - 1 с90 . При этом неоткорректированное среднее арифметическое значение равно 35

359о 4+1,6

Щ р — — 144. 2

Результат измерения предлагаемым устройством равен

3594 4+ lo 6+360, 6 20

Efg . - 360 2=0 2, гак как емкость накапливающего сумматора В 360 ° к, а к -10. В пред- 25 лоаеннои примере устройством устраняется составляющая. погрешности, равная о о

g(=0(2 144 2 «144

Таким образом, в устройстве в @5= эультате усреднения к значений преобразуемых Фазовых сдвигов в Гкд раэ уменьшается счучайная составляющая погрешности,. обусловленная шумами, приводящими к раэбросу значений усредняемых фазовых сдвигов, не превышающих <7i>

Благодаря использованию двойного преобразования частоты и фильтрации выходного сигнала перемножителя 3, имеющего фиксированное значение частоты, в преобразователе фазового сдвига в цифровой код исключена погрешность от нелинейных искажений.

Пре эбразователь фазового сдвига в цифровой код может быть использован в радиолокации, радионавигации, деФектоскопии, при исследовании фазовых характеристик четырехполюсников и в других областях.