Устройство для вычисления элементарных функций
Иллюстрации
Реферат
УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭЛЕМЕНТАРНЫХ ФУНКЦИЙ, содержащее регистр аргумента, регистр квадранта , блок памяти функций, дешифратор функций, дешифратор адреса, блок синхронизации и блок памяти значений, причем информационные входы блока памяти функций и регистра квадранта соединены с входом задания вида функции устройства, вход задания аргумента которого соединен с информационным входом регистра аргумента , выход блока памяти функций соединен с первым информационным входом дешифратора функций, второй информационный вход которого соединен с выходом регистра квадранта, управляющие входы блока памяти функций, регистра квадранта, регистра аргумента и входы разрешения выдачи дешифратора функции и дешифратора адреса соединены с первым входом блока синхронизации, отличающееся тем, что, с целью повышения быстродействия. в него введены четыре группы элементов И, три группы элементов ИЛИ и коммутатор, причем выход регистра аргумента соединен с первыми входами элементов И первой и второй группы, вторые входы и выходы элементов И первой группы соединены соответственно с первым выходом блока синхронизации и информационным входом дешифратора адреса, выход которого соединен с входами элементов ИЛИ первой группы, выходы которых соединены с первыми входами элементов И третьей группы, вторые входы которых соединены с первым выходом дешифратора функций, выходы элементов И третьей группы соединены с входами элементов ИЛИ второй группы, выходы которых соединены с первыми входами элеменi тов И четвертой группы, вторые входы которых соединены с вторым выходом блока (Л синхронизации, выходы элементов И четвертой группы соединены с входом блока памяти значений и входами элементов ИЛИ третьей группы, выходы которых соединены с управляющим входом коммутатора, информационные входы и выходы которого соединены соответственно с выходами блока памяти значений и входами записи регистра 05 аргумента, вход знака которого соединен с вторым выходом дешифратора функций, третий выход блока синхронизации соединен с вторыми входами элементов И второй ОС группы. о
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
„„SU„„1061136 з(я) G 06 F 7/548; G 06 F 1/02
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А ВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3376370/18-24 (22) 06.01.82 (46) 15.12.83. Бюл. № 46 (72) В. М. Лукашенко (53) 681.325 (088.8) (56) 1. Авторское свидетельство СССР № 696472, кл. G 06 F 15/32, 1977.
2. Авторское свидетельство СССР № 492517, кл. G 06 F 7/548, 1976 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭЛЕМЕНТАРНЫХ ФУНКЦИЙ, содержащее регистр аргумента, регистр квадранта, блок памяти функций, дешифратор функций, дешифратор адреса, блок синхронизации и блок памяти значейий, причем информационные входы блока памяти функций и регистра квадранта соединены с входом задания вида функции устройства, вход задания аргумента которого соединен с информационным входом регистра аргумента, выход блока памяти функций соединен с первым информационным входом дешифратора функций, второй информационный вход которого соединен с выходом регистра квадранта, управляющие входы блока памяти функций, регистра квадранта, регистра аргумента и входы разрешения выдачи дешифратора функции и дешифратора адреса соединены с первым входом блока синхронизации, отличающееся тем, что, с целью повышения быстродействия, в него введены четыре группы элементов И, три группы элементов ИЛИ и коммутатор, причем выход регистра аргумента соединен с первыми входами элементов И первой и второй группы, вторые входы и выходы элементов И первой группы соединены соответственно с первым выходом блока синхронизации и информационным входом дешифратора адреса, выход которого соединен с входами элементов ИЛИ первой группы, выходы которых соединены с первыми входами элементов И третьей группы, вторые входы которых соединены с первым выходом дешифратора функций, выходы элементов И третьей группы соединены с входами элементов ИЛИ второй группы, выходы которых соединены с первыми входами элементов И четвертой группы, вторые входы ко- Ж торых соединены с вторым выходом блока синхронизации, выходы элементов И чет- ЧДф вертой группы соединены с входом блока у памяти значений и входами элементов ИЛИ третьей группы, выходы которых соединены с управляющим входом коммутатора, информационные входы и выходы которого рф, соединены соответственно с выходами блока р памяти значений и входами записи регистра аргумента, вход знака которого соединен с вторым выходом дешифратора функций, третий выход блока синхронизации соеди- м нен с вторыми входами элементов И второй группы. СЬ
1061!36
Изобретение относится к вычислитель:.о"1 технике и предназначено для использования в информационно-измерительных с истемах, дискретных преобразователях координат, в чистемах, связанных с функциональными преобразователями дискретной информации.
Известно устройство, содержащее блок памяти, регистр, информационные входы которого соединены с информационными входами устройства, выходы регистра через первую группу элементов И соединены с входами блока адресации, а через вторую группу элементов И подключены к входам устройства. Выходы блока адресации подключены к входам первого коммутатора, управляющие входы первой группы и второй элементов И первого коммутатора и регистра соединены с выходом блока управления. Устройство содержит также одну группу элементов ИЛИ, распределительный блок и дополнительные коммутаторы, входы которых соединены с выходами блока адресации, управляющие входы подключены к выходу блока управления, выходы коммутаторов соединены соответственно с входом блока памяти и через группу элементов ИЛИ подключены к управляющим входам распределительного блока. Выходы блока памяти через распределительный блок подключены к счетным входам регистра (1).
Это устройство также воспроизводит только одну элементарную функцию. Однако вычислительный процесс, как правило, не ограничивается вычислением одной функции, поэтому для вычисления некоторого числа элементарных функций потребуется создать для каждой функции свое устройство, каждое из которых будет содержать одинаковые блоки: регистр, блок памяти, два блока элементов И, элементы ИЛИ, распределительный блок, блок дешифровки адреса, коммутаторы. Это устройство имеет большую потребляемую мощность и низкую надежность.
Наиболее близким по технической сущности к предлагаемому является устройство, содержащее и-разрядный регистр входного аргумента, однозарядный элемент памяти функционального назначения (sin х/cos x) двухразрядный регистр определения квадрата, выходы и-разрядного регистра подключены к входам мультиплексора непосредственно или через компаратор входа, управляющий вход которого подключен к первому выходу дешифратора функционального назначения, первые входы которого соединены с выходами одноразрядного элемента памяти, а вторые входы подключены к выходам двухразрядного регистра определения квадрата, второй выход дешифратора подключен к знаковому входу компаратора выхода, вход которого подключен к входу функционального преобразователя, вход которого соединен с выходом мульти5
40
45 плексора, выходы компаратора выхода подключены к входам регистра косинуса (cos х) и к входам регистра синуса (sin х), выходы регистров cos x, sin х подключены или к выходам устройства вычисления тригонометрических функций от входного угла, или к первым входам схемы разделения подключен выход регистра cos х, вторые входы соединены с выходом регистра sin х, а выходы схемы разделения подключены к выходам устройства, управляющие шины подключены к соответствующим шинам устройства управления.
Кроме того, преобразователь функций содержит регистр входа, четыре блока памяти, каждый из которых состоит из дешифратора адреса и числового блока памяти и сумматора, причем входы регистра входа являются входами преобразователя функции, а соответствующие выходы регистра входa подключены к соответствующим входам дешифраторов адреса, выходы которых соединены с соответствующими входами числовых блоков памяти, выходы которых подключены к соответствующим входам сумматора, выходы которого являются выходами преобразователя функции (2.) .
Время вычисления тригонометрических функций secx, cosecx, ctgx, tgx в данном устройстве определяется по формуле (и =2(тзвпвх + 14 +(выб +t> +1к+t II у+
+ (дел (1) где (заев в„— время записи входных данных; — время обработки информации в мультиплексоре; выб — время выборки; в,„.у — время записи значения функций; к — время обработки информации в компараторе; д л- время выполнения операции деления;
1ф — время воспроизведения функции sin x или cosx.
1ф=21вапвх + вы6+ к+тси (21 где tc — время выполнения операции суммирования двух и-разрядных слагаемых.
Из формулы (1) видно, что быстродействие устройства невелико.
Цель изобретения — повышение быстродействия.
Поставленная цель достигается тем, что в устройство для вычисления элементарных функций, содержащее регистр аргумента, регистр квадранта, блок памяти функций, дешифратор функций, дешифратор адреса, блок синхронизации и блок памяти значений, причем информационные входы блока памяти функций и регистра квадранта соединены с входом задания вида функции устройства, вход задания аргумента которого соединен с информационным входом ре1061136
Та блиц а1 х = 00011010 у = 00011010 а = 00000000 х = 00011010 у = 00011010
Ь= . ::.;у
h = OOOOOOO1 х = 00011010 у = 00011010
Ь= хну
Й = 00000000
3 гистра аргумента, выход блока памяти функций соединен с первым информационным входом дешифратора функций, второй информационный вход которого соединен с выходом регистра квадранта, управляющие входы блока памяти функций, регистра квадранта, регистра аргумента и входы разрешения выдачи дешифратора функции и дешифратора адреса соединены с первым выходом блока синхронизации, дополнительно введены четыре группы элементов И, три группы элементов ИЛИ и коммутатор, причем выход регистра аргумента соединен с первыми входами элементов И первой и второй групп, вторые входы и выходы элементов
И первой группы соединены соответственно с первым входом блока синхронизации и информационным входом дешифратора адреса, выход которого соединен с входами элементов ИЛИ первой группы, выходы которых соединены с первыми входами элементов И третьей группы, вторые входы которых соединены с первым выходом дешифратора функций, выходы элементов И третьей группы соединены с входами элементов
ИЛИ второй группы, выходы которых соединены с первыми входами элементов И четвертой группы, вторые входы которых соединены с вторым выходом блока синхронизации, выходы элементов И четвертой группы соединены с входом блока памяти значений и входами элементов ИЛИ третьей группы, выходы которых соединены с управляющим входом коммутатора, информационные входы и выходы которого соединены соответственно с выходами блока памяти значений и входами записи регистра аргумента, вход знака которого соединен с вторым выходом дешифратора функций, П р и м е ч а н и е. Знак 8 два. третий выход блока синхронизации соединен с вторыми входами элементов 11 второй группы.
На чертеже представлена блок-схема устройства.
Устройство для вычисления элементарных функций содержит блок 1 памяти фу нкций, дешифратор функций 2, регистр ква,ранта 3, регистр 4 аргумента, группы элементов И 5 и 6, дешифратор адреса 7, группу элементов ИЛИ 8, группу элементов И 9 группу элементов ИЛИ 10, группу элес:ентов И 11, блок памяти значений 12, группу элементов ИЛИ 13, коммутатор 14 и блок синхронизации i5.
Особенность алгоритма устройства заключается в том, что используя способ ступенчатой аппроксимации функции, где величина ступени определяется допустимой величиной погрешности воспроизведения функций, определяется сложение по моду20 лю 2 кода входного аргумента и константы к нему, хранимой в блоке памяти значений 12, причем константа представляет собой значение, определенное суммой по модулю 2 кода входного аргумента и соответствующего кода значения функции.
В табл. 1 для одного значения аргумента х определены константы Ь к различным функциям.
Кроме того, обработка входной кодовой последовательности аргумента ведется по группам в каждой группе по п/с разрядов, где n — разрядность кода аргумента; с— число групп.
В табл. 2 приведены примеры значений корректирующих констант по группам для функций sin х, tgx, thx, х, е 0,2 — 0,3..начает сложение по модулю
1061136
Таблица2
Значение аргумента
Значение констант по группам в десятичной
СС
Значение функций в двоичной СС
sinx thx в двоичной системе
y=thx у=свх
tgx в десятичной
СС
1т д очи сления (CC) 0011010 0,2 00110010 00100010 00110010 0 0
0,21 00110100 00110100 00110110 0 0
0,22. 00110110 00110110 00111000 0 14
0,23 00111010 00111010 00111010 0 0
0,24 00111110 00111100 00111110 0 4
0,25 00111100 00111110 01000000 7 14
0,2б 01000000 01000000 01000100 0 2
0,27 01000100 01000010 01000110 0 0
0,28 01000110 01000100 0100100
О 0
0,29 01001000 01000000 01001100 0 2
0,30 01001010 01001100 01001110 0 2
II p и м е а н и е. Группы разбиваются от запятой по 4 разряда; значения хранятся в блоке памяти 12 мутатора 14, при этом на его информационные входы приходят сигналы с выходов блока памяти значений 12, в котором хранятся константы для соответствующих аргумента и функции. Выходные сигналы коммутатора 14 поступают на входы записи регистра 4. В регистре установилось значение соответствующей функции для входного аргумента. По разрешающему импульсу с блока синхронизации, поступившему на вторые входы группы элементов И 6 на выходах устройства появляется код значения функции. Время воспроизведения функций
tgx, ctg x, sec x и др. равно:
t = taan.» +6 выб + ком + нт (3) где t„„— время прохождения информ ации через коммутатор; унт-время переброса триггера из одного состояния в другое.
Устройство работает следующим образом.
Код аргумента с выхода регистра 4 через группу 5 элементов И поступает íà 40 дешифратор адреса 7, дешифруется и через группу 8 элементов ИЛИ поступает на входы группы 9 элементов И, на управляющие входы которых приходит импульс с выходов дешифратора 2 функций, на выходы которого по импульсу с блока синхро- 45 низации 15 подается код функции, с выхода регистра 3 появляется сигнал, соответствующий знаку в квадранте воспроизводимой функции, который записывает эту информацию в знаковую ячейку регистра 4. По приходу сигнала с дешифратора 2 на со- 5о ответствующие входы группы 9 элементов И выходная информация о выборе соответствующих элементов И 11 проходит через группу 10 элементов ИЛИ. Управляющий импульс, поступающий с блока синхрони. зации 15, коммутирует выходные импульсы соответствующего йа входы блока памяти значений 12 и через группу 13 элементов
ИЛИ поступает на управляющие входы комИз сопоставления быстродействия прототипа (1) и быстродействия предлагаемого устройства (3) для воспроизведения функций tg x, ctg х, -cosec х видно, что быстродействие предлагаемого выше на величину
01001100
1 0 0 0
0 0 0 2
0 б 0 0
0 2 0 0
0 б 0 4
7 14 0 С
0 2 0 б
0 б 0 2
0 2 0 2
0 10 0 б
0 10 0 б
1061136
Составитель А. Зорин
Редактор К. Воло щук Техред И. Верес Корректор О. Билак
Заказ 10041/51 Тираж 706 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5
Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4
Ж = t„— t, известно tq (t„< t„, если принять м = 1К = 40гт
«лт =Зтзап.вх +Qadi-Ó +24o +1дел (4)
Кроме того, структурная схема и алгоритмы предлагаемого устройства позволяют воспроизводить не только тригонометрические функции как в прототипе, ио и другие элементарные функции, например 1вх, thx.