Устройство для приема многопозиционных сложных сигналов

Устройство для приема многопозиционных сложных сигналов

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ПРИЕМА МНОГОПОЗИЦИОННЫХ: СЛОЖНЫХ СИГНАЛОВ по авт. св. 853819, о т л и ч аюц е е с я тем, что, с целью повышения помехоустойчивости при работе в асинхронном режиме, введены дополнительные пороГОВЕЛИ блок, регистр сдвига н элементы равнозначности, а также формирователь тактовых импульсов , причем вход делителя соединен с одним входом порогового блока через формирователь тактовых импульсов, другой выход которого соединен с одним входом дополнительного порогового блока, другие входы пороговых блоков объединены и являются входом устройства, ВЫХОД дополнительного порогового блока соединен с первым входом дополнительного регистра сдвига, второй вход которого соединен с другим выходом формирователя такювых импульсов, а выходы - с первыми входами дополнительных элементов равнозначности, вторые входы которых соединены с выходами ког 1мутато-§ ра, а выходы - с дополнительными (Л входамисумматора.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ РЕСПУБЛИН (19) (11) 3(51) Н 04 L 2 7/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 853819 (21) 3484655/18-09 (22) 11.08.82 (46) 15.12.83 ° Бюл. )) 46 (72) В.В.Барлабапов, B.Â.Áo÷êos, В.E.Ëèòâèíåíêo и N.À.Õìåëåsñêèé (53 621 .394.627 (088.8) (56) 1. Авторское свидетельство СССР г) 853819, кл. Н 04 L 27/28, 1979 (прототип) . (54) (57) УСТРОЙСТВО ДЛЯ IIPIIENA МНОГОПОЗИЦИОННБ Х СЛОЖНЫХ СИГНАЛОВ по авт. св. )) 853819, о т л и ч а юг(е е с я тем, что, с целью повышения помехоустойчивости при работе в асинхронном режиме, введены дополнительные пороговый блок, регистр сдвига и элементы равнозначности, а также формирователь тактовых импульсов, причем вход делителя соединен с одним входом порогового блока через формирователь тактовых импульсов, другой выход которого соединен с одним входом дополнительного порогового блока, другие входы пороговых блоков объединены и являются входом устройства, выход дополнительного порогового блока соединен с первым входом дополнительного регистра сдвига, вторсй вход которого соединен с другим выходом формирователя тактовых импульсов,а выходы — с перBEJMH входами дополнительных элементов равнозначности, вторые входы которых соединены с выходами коммутато-Я ра а выходы - с дополнительными входами сумматора.

1061288

Для этого в устройство для приема многопозиционных сложных сигналов, содержацее последовательно соединенные генератор тактовых импульсов и счетчик, выходы которого подключены к входам коммутатора, выходы которого подключены к первым входам элементов равнозначности, 35 вторые зходы и выходы которых соединены соответственно с выходами регистра сдвига и входами сумматора, а также блок памяти и пороговый блок, выход которого подключен к первому 60 входу регистра сдвига, два инвертора, буферный регистр, делитель, регистр информации и компаратор, входы которого соединены с входами и выходами блока памяти и выходами перИзобретение относится к электросвязи.

По основному авт. сн. Р 853819, известно устройство для приема многопозиционных сложных сигналов,содержащее последовательно соединенные генератор тактовых импульсов и счетчик, выходи которого подключены ко входам коммутатора, выходы которого подключены к первым входам элементов равнозначности, вторые нходы и выходы которых соединены соответственно с выходами регистра сдвига и входами сумматора, а также блок памяти и пороговый блок, выход которого подключен к первому входу регистра сдвига 15

1 два иинертора, буферный регистр, делитель, регистр информации и компаратор, входы которого соединены с входами и выходами блока памяти и выходами первого иннертора, к информационным входам которого подключены выходы сумматора, соответствующий выход которого соединен с управляющими входами инверторон и буферного регистра. выходы I

35 которого соединены с входами буферного регистра, упранляюций вход которого соединен с выходом компаратора и управляющим входом блока памяти (1) .

Однако известное устройство имеет высокие энергетические потери при работе в асинхронном режиме по тактовой частоте.

Цель изобретения — повышение по- 45 мехоустойчивости при работе н асинхронном режиме. ного инвертора, к информационнйм входам которого подключены ныходы сумматора, соответствующий выход которого соединен с управляющими входами иннерторов и буферного регистра, выходы которого подключены к входам регистра информации, соответствующие входы которого соединены с дополнительным входом блока памяти, вторым выходом генератора тактовых импульсов и зыходом делителя, вход которого соединен с соответствующим выходом счетчика, входом порогового блока и вторым входом регистра сдвига, при этом выходы счетчика подключены к информационным входам второго инвертора, выходы которого соединены с входами буферного регистра, управляюций вход которого соединен с выходом компаратора и управляющим входом блока памяти, введены дополнительпые пороговый блок, регистр сдвига и элементы равнозначности

1 а также формирователь тактовых импульсов, причем вход делителя соединен с одним входом порогового блока через формирователь тактовых импульсов, другой выход которого соединен с одним входом дополнительного порогового блока, другие входы пороговых блоков объединены и являются входом устройства, выход дополнительного порогового блока соединен с первым входом дополнительного регистра сдвига, второй вход которого соединен с другим выходом формирователя тактовых импульсов, а выходы — с первыми входами дополнительных элементов равнозначности

/ вторые входы которых соединены с вь.ходами коммутатора, а выходы — с дополнительными входами сумматора.

На чертеже изображена структурная электрическая схема предложенного устройства.

Устройство содержит пороговые блоки 1 и 2, формирователь 3 тактовых импульсов, регистры 4 и 5 сдвига

1 коммутатор 6, элементы равнозначности 7 и 8, сумматор 9, счетчик 10, генератор 11 тактовых имйульсов, инвертор 12, блок 13 памяти, компаратор 14, буферный регистр 15, инвертор 16, регистр 17 информации, делитель 18.

Устройство работает следуюцим образом.

Входной сигнал, несущий информацию, представляет собой многопозиционный биортогональный код длиной, который строят так, чтобы свести к минимуму ошибки в информационной последовательности. Например, для передачи информации пачками по пять информационных символов требуется 2 = 2а = 32 сиг5 нала, из которых 16.прямых и 16

106) 288

ВНИИПИ Заказ 10061/59 Тираж 677 Подписное

Филиал ППП "Патент", r.Óæãîðîä,óë.Ïðoåêòíàÿ,4 противоположных. При этом если комбинации 00000, 01110, 00111 передаются сигналами 51, 5, 5, то комбинации им протйвоположние — сигналами >,, с,, 5> .

Принимаемйй сигнал поступает на входы пороговых блоков 1,и 2, где происходит накопление энергии эле-. мента сигнала за время, равное длительности элемента сигнала Т9, и принятие решения о том, какой из элементов сигнала "1" или "0", был передан.

При этом на вТорой вход порогового блока 1 подаются тактовые импульсы со сдвигом на 0,5 Т9 отно- 15 сительно тактовых импульсов, поступающих на второй вход дополнительного порогового блока 2 с выходов формирователя 3 тактовых импульсов.

Полученные импульсные последова- 20 тельности с выходов пороговых блоков, записываются соответственно в регист;. ры 4 и 5 сдвига.

Для обеспечения такого режима работы на вход формирователя 3 тактовых импульсов поступают импульсы с удвоенной тактовой частотой. При этом на каждый такт меняется состояние только одного регистра сдвига.

Коммутатор 6 за период 0,5 Т> подает на входы элементов равнозйачности

7 и 8 rn опорных кодов. С выходов элементов равнозначности и дополнительных элементов равнозначности 8 сигнал ("1" при совпадении сигналов на входах элементов равчозначности и "0" при несовпадении) поступает на первый вход, сумматора 9. Таким образом, для обеспечения заданного режима работы на вход счетчика 10 от генератора 11 тактовых импульсов пос- 40 тупает импульсная последовательность. с тактовой частотой равной 2Е m где Р, - тактовая частота следования

1 элементов сложного сигнала.

С этой же. тактовой частотой рабо- 45 тает и сумматор 9, преобразуя число совпадений между принятыми и опорными сигналами в параллельный двоич- ° ный код. При этом "1" на выходе старшего разряда сумматора 9,говорит о приеме прямого кода, а "0" - о приеме обратного. Для выбора максимального сигнала из ансамбля биортого- нальных кодов выходы младших разрядов двоичного кода числа совпадений сумматора 9 подключены к входам ин55 вертора 12, в котором в случае приема обратного кода по сигналу "0" с вйхода старшего разряда сумматора 9 подключенного к управляющему входу инвертора 12, двоичный код числа совпадений инвертируется. С выхода инвертора 12 двоичный код поступает на параллельные входы блока 13 па-. мяти и компаратора 14. В начале цикла обработки ячейки блока 13 памяти находятся в нулевом состоянии, запись информации в него происходит по сигналу с выходов компаратора 14, который появляется только в случае, если поступающий код больше храня егося в блоке 13 памяти. Этот же сигнал с выхода компаратора 14 по- . дается на вход разрешения записи буферного регистра 15 для записи информационного кода. Счетчиком 10 формируются разряды информационного кода, которые являются также управляющими сигналами коммутатора 6. В случае приема прямого си|нала соответствующий ему код информационных импульсов проходит инвертор 16 без изменений и записывается в буферный регистр 15 по сигналу с .выхода компаратора 14. В последний разряд бу- ферного регистра 15 записывается

"1" с выхода старшего разряда сумматора 9. При приеме обратного кода комбинация информационного кода с выхода счетчика 9 инвертируется инвертором 16 по сигналу старшего разряда сумматора, а в последний разряд буферного регистра 15 записывается "0" с выхода старшего разряда сумматора. После окончания 2Г »>й тактов в буферном регистре 15 записывается код посылки информационных импульсов, соответствующий максимуму взаимной корреляционной функции принятого сигнала и одного иа ! опорных кодов. Эта комбинаци.я считывается в регистр 17 информации сигналом, поступающим с делителя 18, который также .устанавливает в нулевое состояние блок 13 памяти. В течение следующего цикла работы устройства, который длится 2F rn и периодов тактовой частоты, информация с выхода регистра 17 информации поступает к потребителю.

Таким образом, достигается асинхронность данного устройства суммированием и дальнейшЕй Обработкой результатов сравнения кода коммутатора и кодов регистров сдвига с час»тотой, равной 2, и повышается помехоустойчивость.