Кодовый замок

Кодовый замок

Реферат

Кодовый замок, содержащий блок ввода кода, дешифратор, выход которого соединен со входом блока регистрации и первым входом блока сравнения, выход которого соединен с первым входом блока элементов ИЛИ, первый выход которого соединен с первым входом блока сигнализации, первый выход которого подключен к первому входу коммутатора, первый выход которого соединен с первым входом исполнительного блока, формирователь сигналов и блок памяти, отличающийся тем, что, с целью повышения надежности устройства, в него введены генератор импульсов, формирователь тактовых импульсов, два счетчика импульсов, блок запрета, блок задержки, селектор, программно-временной блок, формирователь адреса и блок индикации, первый вход которого подключен к выходу селектора, а второй, третий и четвертый входы соединены соответственно с первым, вторым и третьим выходами программно-временного блока, первый вход которого соединен с выходом первого счетчика импульсов и с первыми входами селектора и формирователя адреса, второй вход программно-временного блока соединен с выходом блока запрета, первым входом первого счетчика, первым выходом формирователя тактовых импульсов и со входом второго счетчика импульсов, выход которого соединен с третьим входом программно-временного блока и первым входом блока памяти, второй выход формирователя тактовых импульсов подключен к вторым входам блока памяти и селектора, к третьему входу которого подключен первый выход блока задержки, третий выход формирователя тактовых импульсов соединен с первым входом блока задержки, второй и третий выходы которого подключены соответственно к входу блока запрета и второму входу формирователя адреса, четвертый выход формирователя тактовых импульсов соединен с первым входом формирователя сигналов, выход которого подключен к вторым входам блока элементов ИЛИ и блока сигнализации, пятый и шестой выходы формирователя тактовых импульсов соединены соответственно со вторым входом первого счетчика импульсов и третьим входом блока сигнализации, второй выход которого подключен к второму входу исполнительного блока, второй выход блока элементов ИЛИ соединен со вторым входом коммутатора, третий вход которого соединен с выходом блока памяти, а второй выход подключен к второму входу блока сравнения, первый выход коммутатора соединен с третьим входом блока элементов ИЛИ, выходы генератора импульсов, блока ввода кода, формирователя адреса и блока регистрации подключены соответственно к входу формирователя тактовых импульсов, второму входу блока задержки, к третьему входу блока памяти и второму входу формирователя сигналов.