Устройство связи для вычислительной системы

Устройство связи для вычислительной системы

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО СВЯЗИ ДЛЯ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее первую матрицу каналов обмена .размерностью M-N (где М - количество строк, (i - количество столбцов матрицы ) , первый управляющий вход каждого из которых соединен с выходом генератора тактовых импульсов, первый информационный выход канала обмена tn -ой строки п -го столбца первой матрицы (,М; п-1 ) связан с первым информационным входом канала обмена (т+1)-ой строки,tt -го столбца первой матрицы, первый информационный выход канала обмена М-ой строки П -го столбца первой матрицы соединен с первым информационным входом канала обмена первой строки ti -го столбца первой матрицы , второй информационный выход канала обмена Щ -ой строки fit-го столбца первой матрицы соединен с вторым информационнь м входом канала, обменат-ой строки (ц-И)-го столбца первой матрицы, второй информационный выход канала обмена tn-ой строки. N-ro столбца первой матрицы соединен с вторым информационным входом канала обмена п-ой строки первого столбца первой матрицы,третьи информационные вход и выход, второй управляющий и управляющий выход канала обмена W -ой строки Л1 -го столбца первой матрицы являются соответствующей подгруппой первой группы входов и выходов устройства, причем каждый канал обмена содержит первые и втсфые приемные, передающие и буферные регистры, регистр адреса, блок сравнения, узел коммутации управляющих сигналов, первый и второй блоки элементов И и управляющий регистр, первым входом соединенный с первым управдянвдим входом канала обмена, первым входом узла коммутации управляющих сигналов и управляющими входами первого и второго приемных регистров, информационные взводы которых соединены соответственно с первым и вторым информационными входами канала обмена, а инфор1 мационные выходы - соответственно с первым и вторым информационными СЛ входами блока сравнения, третий информационный вход которого соединен с выходом регистра адреса и первым информационным входом первого бу .а ферного регистра, второй информацион ный вход которого и информационный выход второго буферного регистра соединены соответственно с третьими. О информационными входом и выходом з:) канала обмена, а управляющие входы соответственно с первым и вторым ю з: выходами узла коммутации управляющих сигналов, вторым и третьим входами соединенного соответственно с Nl Ж управляющим выходом блока сравнения и первым выходом управляющего регистра , второй вход которого соединен с третьим выходом узла коммутации управляющих сигналов,четвертым выходом соединенного с управляющими входами первого и второго блоков элементов И, а четвертым входом и пятым выходом - соответственно с вторым управляющим входом и управляющим выходом кансша обмена, первый и второй информационные выходы которого соединены с информационными выходами соответственно первого и

„.SU.„Î62

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(59 06 F 3 04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И О П(РЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3411721/18-24 (22) 23.03.82 (46) 23.12.83. Вюл. Р 47 (72) В.Н. Заблоцкий, В.В. 1 рек, В.E. Спасский и A.В. Яскульдович (53) 681.3 (088.8) (56) 1. Авторское свидетельство СССР

Р 802957, .кл, G 06 F 3/04, 1979.

2. Авторское свидетельство СССР по заявке 9 3313515/24, кл. G 06 Р 3/04, 1981 (прототип). (54) (57) 1. УСТРОЙСТВО СВЯЗИ ДЛЯ

ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ, содержащее первую матрицу каналов обмена,размерностью М ° Ц (где М - количество ,строк, Ц вЂ” количество столбцов матрицы), первый управляющий вход каждого из которых соединен с выходом генератора тактовых импульсов, первый информационный выход канала обмена m -ой строки n -ro столбца первой матрицы (m=1 N;.h = 1PI ) связан с первым информационным входом канала обмена (m+1)-ой строки,гг -ro столбца первой матрицы, первый информационный выход канала обмена

M-ой строки n -го столбца первой матрицы соединен с первым информационным входом канала обмена первой строки n -ro столбца первой матрицы, второй информационный выход канала обмена Ф -ой строки n -ro столбца первой матрицы соединен с вторым информационнг1м входом канала обменаггг-ой строки (гг+1)-го столбца .первой матрицы, второй информационный выход канала обмена tn -ой строки

N-го столбца первой матрицы соединен с вторым информационным входом кана-ла обмена ггг-ой строки первого столб-" ца первой маггрицы,третьи информационные вход и выход, второй управляющий вуод и управляющий выход канала обмена Ф -ой строки Я -ro столбца первой матрицы являются соответствующей подгруппой первой группы входов и выходов устройства, причем . каждый канал обмена содержит первые и вторые приемные, передающие и бу- ферные регистры, регистр адреса, блок сравнения, узел коммутации управляющих сигналов, первый и второй блоки элементов И и управляющий регистр, первым входом соединенный с первым управляющим входом канала обмена, первым входом узла коммутации управляющих сигналов и управляющими входами первого и второго приемных регистров, информационные взводы которых соединены соответственно с первым и вторым информационными входайн канала обмена, а информационные выходы — соответственно с первым и вторым информационными входами блока сравнения, третий информационный вход которого соединен с выходом регистра адреса и первым информационным входом первого буферного регистра, второй информацион ный вход которого и информационный выход второго буферного регистра соединены соответственно с третьими. информационными входом и выходом канала обмена, а управляющие входысоответственно с первым и вторым выходами узла коммутации управляющих сигналов, вторым и третьим входами соединенного соответственно с управляющим выходом блока сравнения и первым выходом управляющего регист. ра, второй вход которого соединен с третьим выходом узла коммутации управляющих сигналов, четвертым выходом соединенного с управляющими входами первого и второго блоков элементов И, а четвертым входом и пятым выходом — соответственно с вторым управляющим входом и управляющим выходом канала обмена, первый и второй информационные выходы которого соединены с информационными выходами соответственно первого и

10б2б78 второго передающих регистров, о тл и .ч а ю щ е е с я тем, что, с целью повышения пропускной способности устройства, в него введены

K-1 матриц каналов обмена, а в каждый канал обмена введены третьи приемный и передающий регистры, пер вый, второй, третий и четвертый мультиплексоры, регистр, управления четвертым мультиплексором, блок управления первым, вторым и третьим мультиплексорами„ третий блок элемен-. тов И, распределитель импульсов и счетчик, причем четвертый информационный выход канала обмена а -ой строк 11 -го столбца к-ой матрицы (к = 1,K) соединен с четвертым инФормационным входом канала обмена ш-ой =".òðîêè и -го столбца (к+1) -ой матрицы, четвертый информационный выход канала обмена М -ой строки

И-гс столбца к-ой матрицы соединен с четвертым информационным входом ка. ала обмена Ф-ой строки П -го стorбца первой матрицы, в каждом кана 1е обмена выход счетчика соединен с первым управляющимм входом блока управления первым, вторым и третьим мулI:òèëëåêñoðàìè, второй управляющий вход которого соединен с входом распределителя импульсов, первым угipàняяющим входом канала обмена, перв.зм;i входами регистра управления .=...".:. ертым мультиплексором и счетчика,- вторым входом соединенного с первым выходом распределителя импульсов, второй и третий выходы которого соединены соответственно с третьим управляющим входом блока управления первым, вторым и третьим мультиплексорами и управляющими входами первого, второго и третьего передающих регистров, а четвертый и пятый выходы — соответственно с пятым входом узла коммутации управляющих сигналов и третьим входом управляющего регистра, вторым выходом соединенного с четвертым управляющим входом блока управления, первым, вторым и третьим мультиплексорами, первый выхоц которого соединен с шестым входом узла коммутации управляющ;-. х сигналов, шестым, четвертым, и седьмым выходами соединенного сооТ ветственно с вторым входом регистра управления четвертым мультиплексором, управляющим входом третьего блока элементов И и пятым управляющи;.. входом блока управления первым, вторым и третьим мультиплексорами, четвертый информационный вход блока сравнения соединен с информационным выходом третьего приемного регистра, а информационный выход — с информационными входами первого, второго и третьего блоков элементов И, информационными выходами соединенных соответственно с первым, вторым итретьим информационными входами блока управления мультиплексорами, второй, третий и четвертый выходы которого соединены с управляющими входами соответственно первого, второго и третьего мультиплексоров, управляющий вход четвертого мультиплексора соединен с выходом регистра управления четвертым мультиплексором, информационные входы первого, второго .и третьего передающих регистров и второго буферного регистра соединены соответственно с выходами первого, второго, третьего и четвертого мультиплексоров, первыми, вторыми и третьими информационными входами соединенных соответственно с информационными выходами первого, второго и третьего приемных регистров, информационный выход первого буферно о регистра соединен с четвертыми информационными входами первого, второго и третьего мультиплексоров, управляющий вход третьего приемного регистра соединен с первым управляющим входом канала обмена, четвертые информационные вход и выхоц которого связаны соответственно с информационным входом третьего приемного регистра и информационным выходом третьего передающего регистра.

2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управления первым, вторым и третьим мультиплексорами содержит первый, второй и третий узлы управления мультиплексором, каждый из которых содержит входной и выходной регистры, схему сравнения, триггер занятости узла и регистр управления мультиплексором, причем первые информационные входы входных регистров первого, второго и третьего узлов управления мультиплексором соединены соответственно с выходами выходных регистров третьего, первого и второго узлов управления мультиплексором, вторые информационные входы — соответственно с первым, вторым и третьим информационными входами блока, а первые и вторые управляющие входы — cоответственно с третьим и че"вертым управляющими входами блока, в каждом узле управления мультиплексором выход входного регистра соединен с информационными входами выходного регистра, схемы сравнения и регистра управления мультиплексором, первые управляющие входы которых подключены соответственно к третьему, первому и второму управляющим входам блока, а вторые управляющие входы — соответственно к первому выходу схемы сравнения, первому выходу триггера занятости узла и пятому управляющему входу блока, третий управляющий вход выходного регистра соединен с вто1062678

Изобретение относится к вычисли- тельной технике и может быть использовано в мультипроцессорных вычислительных системах.

Известны устройства связи для вы- 5 числительной системы, содержащие блок синхронизации и М блоков сопряжения, каждый иэ которых включает приемный и передающий регистры, распределитель импульсов, управляющий регистр, узел коммутации управляющих сигналов, схему сравнения, узел синхронизации, первый, второй и третий буферные регистры, элементы ИЛИ, регистр адреса, регистр состояния и коммутатор информации (1), Недостаток этих устройств состоит в низком быстродействии.

Наиболее близким по технической сущности к предлагаемому является устройство связи для вычислительной системы, содержащее блок формирования тактовых импульсов и матрицу каналов обмена размерностью М ° Н (где

M - количество строк, М вЂ” количество столбцов матрицы), причем каждый канал обмена содержит первые приемный и передающий регистры, вторые приемный и передающий регистры, первый и второй элементы ИЛИ, первый и второй элементы И, блок сравнения, регистр 30 адреса, управляющий регистр, блок выбора магистрали, регистр признака йередачи, блок коммутации управляющих сигналов и первый, второй, третий и четвертый и пятый буферные регист- 35 ры

Недостаток этого устройства состоит в низкой пропускной способности, которая снижается по мере увеличения числа подключаемых модулей, в результате чего увеличивается время обмена сообщениями между модулями вычислительной системы.

Целью изобретения является повышение пропускной способности устрой. ства.

Поставленная цель достигается тем, что в устройство, содержащее первую матрицу каналов обмена размерностью М к (где М вЂ” количество строк, М. — количество столбцов матри.цы), первый управляющий вход которых соединен с выходом генератора тактовых импульсов, первый информационный выход канала обмена ««« -ой строки ««--го столбца первой матрицы (re=1,М;о.= 1,Ц) связан с первым информационным входом канала обмена (Щ+1)-ой строки Ъ -го столбца первой матрицы, первый информационный выход канала обмена М-ой строки «« -го столбца первой матрицы соединен .с первым информационным входом канала обмена первой строки «« -го столбца первой матрицы, ко второй информационный выход канала обмена t«« -ой строки «« -го столбца первой матрицы соединен с вторым информационным входом канала обмена «« -ой строки (««+1)-го столбца первой матрицы, второй информационный выход канала обмена щ -ой строки М -го столбца первой матрицы соединен с вторым информационным входом канала обмена

Ь-ой строки первого столбца первой матрицы, третьи информационные вход и выход, второй управляющий вход и управляющий выход канала обмена«и-ой строки «« .-го столбца первой матрицы являются соответствующей подгруппой первой группы входов и выходов устройства, причем каждый канал обмена содержит первые и вторые приемные, передающие и буферные регистры, регистр адреса, блок сравнения, узел коммутации управляющих сигналов, первый и второй блоки элементов И и управляющий регистр, первым входом соединенный с первым управляющим входом канала обмена, первым входом узла коммутации управляющих сигналов и управляющими входами первого и второго приемных регистров, информационные входы которых соединены соответственно с первым и вторым информационными входами канала обмена, а информационные выходы — соответственно с первым и вторым информационными входами блока сравнения, третий информационный вход которого соединен с выходом регистра адреса и .первым информационным входом первого буферного регистра, второй информационный вход которого и информационный выход второго бурым выходом схемы сравнения, третьим управляющим входом регистра управления мультипл ксором и первым входом триггера занятости узла, вторые вход и выход которого подключены соответственно к второму управляющему входу и первому выходу блока, выход регистров управления мультиплексорами первого, второго и третьего узлов управления мультиплексором являются соответственно вторым, третьим и четвертым выходами блока.

1062б78 ферного регистра соединены соответственно с третьими информационными входом и выходом канала обмена, а управляющие входы — соответственно с первым и вторым выходами узла коммутации управляющих сигналов, вторым и третьим входами соединенного соответственно с управляющим выходом блока сравнения и первь1м выходом управляющего регистра, второй вход которого соединен с третьим выходом узла коммутации управляющих сигналов, четвертым выходом соединенного с управляющими входами первого и второго блоков элементов И, а четвертым входом и пятым выходом - 15 соответственно с вторым управляющим входом и управляющим выходом канала обмена, первый и второй информационные выходы которого соединены с информационными выходами соответст- gp венно первого и второго передающих регистров, введены К-1 матриц каналов обмена, а в каждый канал обмена введены третьи приемный и передающий Регистры, пеРвый, вторОй„ третий 25 и четвертый мультиплексоры, регистр управления четвертым мультиплексором, блок управления первым, вторым и третьим мультиплексорами, третий блок элементов И,распределитель импульсов и счетчик, причем четвертый информационный выход канала обмена

tn--ой строки я -го столбца к-ой матрицы (к=1,К) соединен с четвертым информационным входом канала обмена

В-ой строки tl-ro столбца (К+1) -ой матрицы, четвертый информационный выход канала обмена Ф-ой строки П -го столбца к-ой матрицы соединен с четвертым информационным входом канала обмена И1 -ой строки l1 -ro столбца первой матрицы, в каждом канале обмена выход счетчика соединен с первым управляющим входом блока управления первым, вторым и третьим мультиплексорами, второй управляющий 45 вход которого соединен с входом распределителя импульсов, первым управляющим входом канала обмена, первыми входами регистра управления четвертым мультиплексором и счетчика, 5О вторым входом соединенного с первым выходом распределителя импульсов, второй и третий выходы которого сое. динены соответственно с третьим управляющим входом блока управления 55 первым, вторым и третьим мультиплек. сарами и управляющими входами первого, второго и третьего передающих регистров, а четвертый и пятый выхо. ды — соответственно с пятым входом узла коммутации управляющих сигналов и третьим входом управляющего регистра, вторым выходом соединенного с четвертым управляющим входом блока управления первым, вторым и третьим мультиплексорами, первый выход которого соединен с шестым входом узла коммутации управляющих сигналов, шестым, четвертым и седьмым выходами соединенного соответственно с вторым входом регистра управления четвертым мультиплексором, управляющим входом третьего блока элементов

И и пятым управляющим входом блока управления первым, вторым и третьим мультиплексорами, четвертый информационный вход блока сравнения соединен с информационным выходом третьего приемного регистра, а информационный выход — c информационными входами первого, второго и третьего блоков элементов И, информационными выходами соединенных соответственно с первым, вторым и третьим информационными входами блока управления первым, вторым и третьим мультиплексорами, второй, третий и четвертый выходы которого соединены с управляющими входами соответственно первого, второго и третьего мультиплексоров, управляющий вход четвертого мультиплексора соединен с выходом регистра управления четвертым мультиплексором, информационные входы первого, второго и третьего передающих регистров и второго буферного регистра соединены соответственно с выходами первого, второго, третьего и четвертого мультиплексоров, первыми вторыми и третьими информационными входами соединенных соответственно с информационными выходами первого, второго и третьего регистров, информационный выход первого буферного регистра соединен с четвертыми, информационными входами первого, второго и третьего мультиплексоров, управляющий вход третьего приемного регистра соединен с первым управляющим входом канала обмена, четвертые информационные вход и выход которого связаны соответственно с информационным входом третьего приемного регистра и информационным выходом третьего передающего регистра.

Блок управления первым, вторым и третьим мультиплексорами содержит первый, второй и третий узлы управления мультиплексором, каждый из которых содержит входной и выходной регистры, схему сравнения, триггер занятости узла и регистр управления мультиплексором, причем первые информационные входы входных регистров первого, второго и третьего узлов управления мультиплексором соединены соответственно с выходами выходных регистров третьего, первого и второго узлов управления мультиплексором, вторые информационные входы — соответственно с первым, вторым и третьим информационными входами блока, а

1062678 первые и вторые управляющие входысоответственно с третьим и четвертым управляющими входами блока, в каждом узле управления мультиплексором вы-, ход входного регистра соединен .".с информационными входами выходного регистра, схемы сравнения и регистра управления мультиплексором, первые управляющие входы которых подключены соответственно к третьему, первому и второму управляющим входам блока, 10 а вторые управляющие входы — соответственно к первому выходу схемы сравнения, первому выходу триггера занятости узла и пятому управляющему входу блока, третий управляющий вход 15 выходного регистра соединен с вторым ! выходом схемы сравнения, третьим управляющим входом регистра управления мультиплексором и первым входом триггера занятости узла, вторые 20 вход и выход которого подключены соответственно к второму управляющему входу и первому выходу блока, вы- ходы регистров управления мультиплексорами первого, второго и третьего узлов управления мультиплексором являются соответственно вторым, третьим и четвертым выходами блока.

На фиг.1 представлена блок-схема устройства связи для вычислительной системы; на фиг 2 — схема канала обмена; на фиг.3 — схема узла коммутации управляющих сигналов; на фиг.4 — схема блока управления пер" вым, вторым и третьим мультиплексорами; на фиг,5 — схема узла управления; на фиг.6 — схема блока сравнения; на фиг,7 — схема первого узла сравнения; на фиг.8 — схема второго узла сравнения; на фиг.9 — схема третьего узла сравнения. 40

В состав устройства(фиг.1) входят генератор 1 тактовых импульсов и К матриц каналов 2 обмена по М Ц каналов обмена в каждой матрице. Каждый канал 2 обмена соединен информа- 45 ционными и управляющими входами и выходами с соответствующим модулем

3 вычислительной системы, В состав каждого канала 2 обмена (на фиг.2 показан канал 2 обмена

N-ой строки tr --го столбца к-ой матрицы) входят первый приемный регистр

4, первый мультиплексор 5, первый передающий регистр 6, второй приемный регистр 7, второй мультиплексор

8, второй передающий регистр 9, третий приемный регистр 10, третий мультиплексор 11, третий передающий регистр 12, первый буферный регистр

13,четвертый мультиплексор 14, вто- 60 рой буферный регистр 15, регистр 16 адреса, блок 17 сравнения, регистр

18 управления четвертым мультиплексором, узел 19 коммутации управляю. щих сигналов, первый блок 20 элемен- 65 тов И, блок 21 управления первым, вторым и третьим мультиплексорами, второй блок 22 элементов И, управляющий регистр 23, третий блок 24 элементов И, распределитель 25 импульсов и счетчик 26.

Приемные регистры е, 7, 10 и передающие регистры 6, 9, 12 предназначены для передачи сообщений между каналами 2 обмена.

Формат сообщений, передаваемых между каналами 2 обмена, содержит адрес получателя, адрес отправителя, признак занятости сообщения (Свободно / Занято ), данные (адрес ячейки памяти,. признак Запрос /

"Ответ, признак Чтение / За,пись, собственно данные) .

Первый буферный регистр 13 предназначен для приема адреса отправителя из регистра 16 адреса и информации (адрес. получателя, данные) из модуля 3 вычислительной системы, формирования сообщения и передачи его в один из передающих регистров ь, 9, 12.

Второй буферный регистр 15 предназначен для приема информации (адрес отправителя, данные) из одного из приемных регистров 4, 6, 10 и передачи ее в модуль 3 вычислительной системы.

Регистр 16 адреса содержит первую группу из а триггеров, представляю- щую собой номер Строки матрицы в двоичном представлении, вторую группу из Ъ триггеров, представляющую собой номер столбца матрицы в двоичном представлении, третью группу из С триггеров, представляющую собой номер матрицы в двоичном представлении и предназначен для хранения адреса канала 2 обмена. Адрес канала 2 обмена в регистр 16 адреса заносится с помощью тумблерного набора с пульта управления (не показан), Регистр 18 управления четвертым мультиплексором содержит три триггера, служит для выдачи сигналов управления четвертым мультиплексором

14.

Узел 19 коммутации управляющих сигналов предназначен для коммутации управляющих сигналов и содержит (фиг.3) первый элемент И 27, первый элемент HE 28, первый элемент

ИЛИ-HE 29, второй элемент И 30, второй элемент НЕ 31, второй элемент

ИЛИ-HE 32, третий элемент И 33, третий элемент ИЛИ-HE 34,четвертый элемент.И 35, .первый элемент ИЛИ 36, пятый, шестой, седьмой и восьмой элементы И 37 — 40, второй элемент

ИЛИ 41, девятый и десятый элемент

И 42 и 43.

1062678

Второй Узел 53 сравнения (фиг.8) соцержит первую .группу иэ с элементов 76 сложения по модулю два., первые элементы ИЛИ 77 и И 78, второй элемент И 79, первый элемент

НЕ 80, второй и третий элементы

И 81 и 8.2 и вторую группу иэ b эле- 4О ментов 83 сложения о модулю два, третий элеМент ИЛИ 84, четвертые элементы И 85 и ИЛИ 86, второй элемент HE 87, пятый и шестой элементы

И 88 и 89, третью группу из С эле- 45 ментов 90 сложения по модулю два, пятый и шестой элементы ИЛИ 91 и

92, третий элемент НЕ 93, седьмой и восьмой элемент И 94 и 95 и четвертый элемент НЕ 96.

Третий узел 54 сравнения (фиг,9) содержит первую группу из 0 элементов 97 сложения по модулю.два, первые элементы ИЛИ 98 и И 99, второй элемент ИЛИ 100, первый элемент 55

НЕ 101, второй и третий элементы

И 102 и 103, третий элемент ИЛИ 104 вторую группу из b элементов 105 сложения по модулю два,четвертые элементы ИЛИ 106 и И 107, второй 60 элемент НЕ 108 и пятый и шестой элементы И 109 и 110 и пятый элемент

ИЛИ 111, третью группу из C элементов 112 сложения, шестой элемент

ИЛИ 113, третий элемент НЕ 114,седь- 65

Блок 21 управления (фиг. 4) содержит. первый, второй и третий узлы 44

46 управления, каждый из которых состоит (фиг.5) из входного (приемного) регистра 47, выходного (передающего) регистра 48, схемы 49 сравнения, триггера 50 занятости узла и регистра 51 управления мультиплексором.

Блок 17 сравнения (фиг.б) содержит первый, второй и третий узлы

52 — 54 сравнения и предназначен для сравнения полей адресов получателей сообщений, принятых в приемные регистры 4, 7 и 10, с.адресом данного канала 2 обмена и инвертирования зна 15 чений полей признаков занятости сообщении.

Ве узел 52 сравнения (фиг,7) содержит первую группу из 0 элементов

55 сложения по модулю два, первые 20 элементы ИЛИ 56, И 57, и НЕ 58, вторые элементы И 59 и ИЛИ 60„ третий элемент И 61, вторую группу иэ элементов 62 сложения по модулю два, третий элемент ИЛИ 63, четвертый эле-25 мент И 64, второй элемент HE 65 четвертый элемент ИЛИ 66, пятый и шестой элементы И 67 и 68, третью группу из с элементов 69 сложения по модулю два, пятый и шестой элементы

ИЛИ 70 и 71, третий элемент НЕ 72, седьмой и восьмой элементы И 73 и

74 и четвертый элемент. НЕ 75. мой и восьмой элементы И 115 и .116 и четвертый элемент HE 117.

На первом узле 52 сравнения происходит сравнение первой, второй и третьей групп разрядов поля адреса получателя сообщения, принятого в приемный регистр 4, с соответствующими группами разрядов адреса данного канала 2 обмена и инвертирование значения поля признака занятости принятого сообщения.

В результате сравнения на элементах 55, 62 и 69 сложения формируются сигналы равенства (х, х, х ). и неравенства (х1, х, х ) сравниваемых групп разрядов адресов. На выходах первого узла 52 сравнения формируется инвертированный сигнал значения поля признака занязосзи сообщения CB /

Зн -1 и по резулззазам проясненного сравнения формируется один из сигналов:

А = (Х,1 зхзз ух +Х, /Х /Х +Х зхз уху)

Зн.l, означающий что адресуемый модуль 3 подключен к каналу 2 обмена, расположенному в строке матриц отличной от строки, в которой находится данный канал 2, и сообщение из при(емного регистра 4 необходимо передать в передающий регистр б; (хfрхg,xg+xf px<ух ) Знзlу Оз начающий,что адресуемый модуль 3 подключен к каналу 2, расположенному в одноименной с данным каналом 2 матрице, но в другом столбце, и сообщение из приемного регистра 4 необходимо передать в передающий регистр 9;

В = (Х,Х,Х +Х1 ах,х ) 3Н 1, начающий, что адре суемый модуль 3 подключен к каналу 2 обмена, расположенному в одноименной с данным каналом 2 строке других матриц, и сообщение из приемного регистра 4 необхо димо передать в передающий регистр

12;

Г = (х,,х,х ) Зн.l, означающий, что адресуемый модуль 3 подключен к данному каналу 2 обмена и сообщение из приемного регистра 4 необходимо передать в буферный регистр 15;

В приведенных выше соотношениях

Зн.l обозначает признак занятости принятого сообщения (единичный сигнал) .

Отсутствие всех сигналов А, Б, В, Г на выходах узла 52 сравнения означает, что принято сообщение Свободно .

На узле 53 сравнения происходит сравнение первой, второй и третьей групп разрядов поля адреса получателя сообщения, принятого в приемный регистр 7, с соответствующими группами разрядов адреса данного канала

2 обмена и инвертирование значения поля признака занятости принятого

1062678

10 сообщения. В результате сравнения на элементах 76, 83 и 90 сложения формируются сигналы равенства (у,,у„у ) и неравенства (у,у,у, ) сравниваеmm групп разрядов адресов. На выходах узла 53 сравнения формируется инвертированный сигнал значения поля признака занятости сообщения Свт /

: бн -2 и по результатам проведенного сравнения на элементах 76, 83 . и 90 сложения формируется один из сигналов д = (у, у,у+у„.у, ° у. ) Зн2, означающий, что адресуемый модуль

3 подключен к каналу 2 обмена, расположенному в одноименном с данным 15 каналом обмена столбце строк матриц, отличных от строки, в которой находится данный канал обмена, и сообщение приемного регистра 7 необходимо передать в передающий регистр 6; 20 уя у3 у1 уу" у ) Зн.2, означающий, что адресуемый модуль 3 подключен к каналу 2 обмена, расположенному в столбце матриц, отличном от столбца, в кото- 75 ром находится данный канал 2, и сообщение иэ приемного регистра 7 необходимо передать в передающий ре- гистр 9; ж = (у< уд уэ + у у у. ) Зн,2, означающий, что адресуемый модуль 3 подключен к каналу 2 обмена, расположенному в одноименной с данным каналом обмена строке матриц, но в другой матрице, и сообщение из прием. ного регистра 7 необходимо передать в передающий регистр 12;

3 = (у у у ) Зн;2, означающий, что адресуемый модуль 3 подключен к данному каналу 2 обмена и сообщение из приемного регистра 7 необходимо 40 передать в буферный регистр 15,Здесь, как и ранее, Зн.2 обозначает признак занятости принятого сообщения (единичный сигнал) .

30

В результате сравнения на элементах 97, 105 и 112 сложения формируются сигналы равенства (Zq, 4 Ер) 60 и неравенства (7,,2,,) сравниааемых групп разрядов адресов. На выходах узла 54 формируется инвертированный сигнал значения поля занятости сообщения Св / Зн -3 и по

Отсутствие сигналов Д.Е,Ж.Зн. на выходах узла 53 означает, что принято сообщение Свободно .

На узле 54 сравнения происходит сравнение первой, BTopoA H третьей групп разрядов поля адреса получателя сообщения, принятого в третий приемный регистр 10, с соответствующими группами разрядов адреса данного канала 2 обмена и инвертирование значения поля признака занятости принятого сообщения. результатам проведенного сравнения формируется один из сигналов

И = (Z, К z,+ „З,тт.э) Зн.З, означающий, что адресуемый модуль

3 подключен к каналу 2 обмена, расположенному в одноименном с данным каналом 2 столбце строк матриц, отличных от строки, в которой находится данный канал 2, и сообщение иэ приемного регистра 10 необходимо передать в передающий регистр б;

Л = (Е„ 2 Z,»+,,.7 Е ) Зн 3, означающий, что адресуемый модуль 3 подключен к каналу 2 обмена, расположенному в столбце данной матрицы, отличном от столбца, в котором находится данный канай 2, и сообщение из приемного регистра 10 необходимо передать в передающий регистр 9;

П = (4 2g 7З +21 2т 2g + ° Х

>2З) Зн .. 3, означающий что адресуемый модуль 3 подключен к каналу 2 обмена, расположенному в матрицах, отличных от матрицы, в которой находится данный канал 2, и сообщение иэ приемного регистра 10 необходимо передать в передающий регистр 12;

Р = (K„ Zz Е3) Зн. 3, означающий, что адресуемый модуль 3 подключен к данному каналу 2 и сообщение из приемного регистра 10 необходимо передать в буферный регистр 15. Параметр

Зн,З обозначает значение признака занятости принятого сообщения (единичный сигнал) ..

Отсутствие сигналов И, Л, П, P на выходах третьего узла 54 означает, что принято сообщение Свободно

Пример. Пусть в канал 2 об-. мена (2.2.2.2) строки 2, столбца 2, матрицы 2 с адресом 2.2.2 поступают: в приемный регистр 4 — сообщение с адресом получателя 2.3.2; в приемный регистр 7 — сообщение с адресом получателя 2.1.3; в приемный регистр

10 — сообщение с адресом получателя

3.2.3.

На выходах узла 52 сравнения присутствует сигнал Б (код 0100) и н левое значение сигнала Св / Зн

-2,т.е. сообщение, принятое в приемный регистр 4, адресовано модулю 3, подключенному к каналу 2 (с адресом

2.3.2), расположенному в столбце 3 одноименной с данным каналом 2.2.2.2 обмена второй матрицы, и принятое сообщение необходимо передать в передающий регистр 9.

На выходах узла 53 сравнения — п1в " .— нчлевое значение сигнала Св / Зн

-1, т.е. сообщение, принятое в приемный регистр 7, адресовано модулю 3, подключенному к каналу 2 (с адресом

3.1.3), расположенному в одноименной с данным каналом 2.2.2,2 второй строке третьей матрицы 3, и принятое

1062678

12 сообщение необходимо передать в тре тий передающий регистр 12.

На выходах узла 54 присутствует сигнал И (код 1000 и нулевое значение сигнала Св ™/ Зн -3, т.е. сообщение, принятое н приемный регистр 10, адресовано модулю 3, подключенному к каналу 2 (с адресом

3.2,3), расположенному в .одноименном с данным каналом 2 ° 2.2.2 обмена. втором столбце третьей строки третьей матрицы, и принятое сообщение необходимо передать в передающий регистр б.

После проведенного сравнения в блоке 17 на узлы 44 — 46 управления 15 блока 21 поступают" соответственно коды 0100.1000.0 (сообщение из прием. ного регистра 4 необходимо передать н передающий регистр 9), 0010,0100.0 (сообщение иэ приемного. регистра 2О

7 необходимо передать в передающий регистр 12) и 1000.0010,0 (сообщение иэ приемного регистра 10 необходимо передать в передающий реги тр

6). В результате в регистрах 51 узлов 44 — 46 управления находятся соответственно коды 0010, 1000 и

0100. Это,означает, что на выходы первого, второго и третьего мультиплексоров 5, 8 и 11 соответственно поступают сообщения с третьего, первого и второго приемных ърегистров

10 4 и 7, Таким образом, сообщение с адресом получателя 2,3.2, принятое. н приемный регистр 4 канала 2.2.2 ° 2 в следующем такте передается в ка нал 2.2,3.2, сообщение с адресом получателя. 2.1 ° 3, принятое в приемный регистр 7 канала 2.2.2.2 — в канал 2,2,2,3, а сообщение с адресом 4О получателя 3.2.3, принятое н приемный регистр 10 канала 2,2,2.,2 — в канал 2,3,2,2, Из блока 17. в узел 19 поступают 4 сигналы Г, 3, P и инвертированные сигналы разрядов, полей Свободно / Занято сообщений, принятых соотнетстненно н приемные регистры

4, 7 и 10. Иэ управляющего регистра

23 в узел 19 поступают сигналы: Т2, Tl Tl (где Tl — состояние Занято соответственно триггера первого разряда; Тl Т2 — состояние Свободно триггеров первого и второго раэрядон соответственно)„ Из узла 19 55 в управляющий регистр 23 поступают сигналы: Уст. Т2, Уст,Т1, Уст.Т2, Уст. Tl (где Уст Т и Уст.T — установка триггера разрядов регистра 2 н состояние Занято и Свободно Я)

Ф соответственно) . Из узла 19 в блок

21 .поступают сигналы: Уст. l, Уст,2, Уст,3 (где Уст.l, Уст.2 и Уст.3 установка в единицу четвертого разряда регистров 51 управления узлов

44 — 46 соответственно) . Из блока

21 в узел 19 поступают сигналы: 1Т, 1Т, 2Т, 2Т, 3Т (где 1Т и lT — состояние Свободно и Занято триггера 50 занятости узла 44 управления; Т2 и Т2 — состояние Свободно и Занято триггера 50 занятости узла 45; 3Т вЂ” состояние Свободно триггера 50 занятости узла

46. Из распределителя 25 импульсов в узел 19 поступают сигналы СИ:4, СИ 1 и СИ 5. Из генератора 1 тактовых импульсов в узел 19 поступает сигнал синхронизации, СИ. Из узла 19 поступают сигналы управления блоками 20, 22 и 24 элементов И, Из узла

19 в регистр 18 управления четвертым мультиплексором поступают сигналы: 1 Уст.18, 2 Уст.18, 3 Уст.

18 (сигналы установки в единицу соответственно первого, второго и третьего разрядов регистра 18), Из узла 19 н буферный регистр 15 поступает сигнал Зп.Бр.2 (запись но второй буферный регистр 15). Иэ узла 19 и модуль 3 вычислительной системы поступают сигналы Принять и З (запрос удовлетворен).

Из модуля 3 вычислительной системы в