Устройство для преобразования декартовых координат

Устройство для преобразования декартовых координат

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДЕКАРТОВЫХ КООРДИНАТ, содержащее регистры первой и второй координат , первый и второй выходные регистры , первый и второй буферные регистры , регистры старших и младших разрядов угла поворота, первый блок памяти, первый, второй и третий коммутаторы , сумматор, вычитатель .и . блок синхронизации, выход регистра первой координаты подключен к первым информационным входам первого и второго коммутаторов, вторые информационные входы которых соединены с выходом регистра младших разрядов угла поворота, вьэсод регистра старших разрядов угла поворота подключен к входу первого блока памяти , выход которого соединен с первым информационным входом третьего коммутатора, выход которого подключен к первому входу сумматора, выход которого соединен с входами первого буферного регистра и первого выходного регистра, выход вычитателя подключен к входам второго буферного регистра и второго выход- . ного регистра, первый и второй выходы блока синхронизации-соединены с управляющими входами третьего коммутатора , а его третий вьвсод подключен к управляющим входам первого и второго коммутаторов, о т л и ч а ющ е е тем, что, с целью повышения быстродействия, в него дополнительно введены четыре блока умножения , четвертый, пятый и шестой коммутаторы и второй блок памяти, вход которого подключен к выходу регистра старших разрядов угла поворота , а выход - к первым информационным в.ходам четвертого и пятого коммутаторов, выход регистра второй координаты соединен с первыми входами первого и второго блоков умножения , вторые входы которых подключены соответственно к выходам первого и второго буферных регистров, а § их выходы соединены соответственно с вторыми информационными входами (Л третьего и пятого коммутаторов, выход пятого коммутатора подключен к первому входу вычитателя, первый информационный вход шестого коммутатора подключен к выходу первого блока памяти, вторые информационные входы четвертого и шестого коммутаторов соединены с выходами второго и первого буферных регистров соответственно , первые входы третьего и четвертого блоков умножения подключены к выходам первого и второго коммутаторов соответственно, а их , выходы соединены с вторыми входами сумматора и вычитателя соответственно , вторые входы третьего и четвертого блоков умножения подключены к выходам четвертого и шестого коммутаторов соответственно, управляющие входы четвертого и шестого коммутаторов соединены с первым выходом блока синхронизации, а управляющие входы пятого коммутатора подключены к первому и второму выходам блока синхронизации.

(19) (11)i

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ЗЬ)) а 06 F 7 548

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCH0MV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ е (21) 3495079/18-24 (22) 23.09.82 (46) 23.12.83. Вюл. )) 47 (72) A.Н.Флоренсов (71) Омский политехнический институт (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

9 726534, кл. G 06 F 7/548, 1977.

2. Авторское свидетельство СССР

)) 660055, кл. G 06 F 7/548, 1977 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДЕКАРТОВЫХ КООРДИНАТ, содержащее регистры первой и второй коорди-, нат, первый и второй выходные регистры, первый и второй буферные регистры, регистры старших и младших разрядов угла поворота, первый блок памяти, первый, второй и третий коммутаторы, сумматор, вычитатель .и .. блок синхронизации, выход регистра первой координаты подключен к первым информационным входам первого и второго коммутаторов, вторые информационные входы которых соединены с выходом регистра младших разрядов угла поворота, выкод регистра старших разрядов угла поворота подключен к входу первого блока памяти, выход которого соединен с первым информационным входом третьего коммутатора, выход которого подключен к первому входу сумматора, выход которого соединен с входами первого буферного регистра и первого выходного регистра, выход вычитателя подключен к входам второго буферного регистра и второго выходного регистра, первый и второй выходы блока синхронизации. соединены с управляющими входами третьего коммутатора, à его третий выход подключен к управляющим входам первого и второго коммутаторов, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в него дополнительно введены четыре блока умножения, четвертый, пятый и шестой коммутаторы и второй блок памяти, вход которого подключен к выходу регистра старших разрядов угла поворота, а выход - к первым информационным входам четвертого и пятого коммутаторов, выход регистра второй координаты соединен с первыми входами первого и второго блоков умножения, вторые входы которых подключены соответственно к выходам первого и второго буферных регистров, а их выходы соединены соответственно с вторыми информационными входами третьего и пятого коммутаторов, выход пятого коммутатора подключен к первому входу выяитателя, пеРвый информационный вход шестого комму.татора подключен к выходу первого блока памяти, вторые информационные входы четвертого и шестого коммутаторов соединены с выходами второго и первого буферных регистров соответственно, первые входы третьего и четвертого блоков умножения подключены к выходам первого и второго коммутаторов соответственно, а их выходы соединены с вторыми входами сумматора H вычитателя соответственно, вторые входы третьего и четвертого блоков умножения подключены к выходам четвертого и шестого коммутаторов соответственно, управляющие входы четвертого и шестого коммутаторов соединены с первым выходом блока синхронизации, а управляющие входы пятого коммутатора подключены к первому и второму выходам блока синхронизации.

1062691

Изобретение относится к цифровой вычислительной технике и может быть использовано в системах автоматического управления и навигации для преобразования при повороте декартовой системы координат на плоскости.

Известно устройство для преобразования координат, содержащее генератор тактовых импульсов, два сумма тора, два блока умножения, два счетчика, сдвигатель, схемы сравнения, блок управления и схемы И, ИЛИ (1J

Недостатком устройства является его невысокое быстродействие.

Наиболее близким по технической сущности к предлагаемому является устройство для преобразования координат, содержащее регистр первой координаты, выход которого соединен с первыми информационными входами первого и второго коммутаторов, ре гистр второй координаты, регистр старших разрядов угла поворота, регистр младших разрядов угла поворота, соединенный по выходу с вторыми входами первого и второго коммутаторов, первый блок памяти, выход которого через первый информационный вход третьего коммутатора подключен к первому входу сумматора, соединенного по выходу с входами первого буферного регистра и первого выходного регистра, вычитатель, выход которого подключен к входам второго буферного регистра и второго выходного регистра, блок синхронизацйи, выходы которого подсоединены к управляющим входам первого, второго и третьего коммутаторов (2), Недостатком устройства является его относительно невысокое быстродействие, определяемое временем Т (2 n- + Bn + 6)t, где h — дли- тельность такта работы устройства, в течение которого происходит поразрядное сложение-вычитание и сдвиг чисел на регистрах, 11 — число разрядов операндов.

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем, что в устройство, содержащее регистры первой и второй координат, первый и второй выходные регистры, первый и второй буферные регистры, регистры старших и младших разрядов угла поворота, первый блок памя-, ти, первый, второй и третий коммутаторы, сумматор, нычитатель и блок синхронизации, выход регистра первой координаты подключен к первым информационным входам первого и второго коммутаторов, вторые информационные входы которых соединены с выходом регистра младших разрядов угла поворота, выход регистра старших разрядов угла повброта подключен к входу первого блока памяти, выход которого соединен с первым информационным входом третьего коммутатора, выход которого подключен

5 к первому входу сумматора, выход которого соединен с входами первого буферного регистра и первого выходного регистра, выход вычитателя подключен к входам второго буферного регистра и второго выходного регистра, первый и второй выходы блока синхронизации соедийены с управляющими входами третьего коммутатора, а его третий выход подключен к управляющим входам первого и второго коммутаторов, дополнительно введены четыре блока умножения, пятый и шестой коммутаторы и второй блок памяти, вход которого подключен к выходу регHGTpcL старших разрядов угла поворота, а выход — к первым информационным входам четвертого и пятого коммутаторов, выход регистра второй координаты соединен с первыми входами первого и второго блоков умножения, вторые входы которых подключены соответственно к выходам первого и второго буферных регистров, а их выходы соединены соответственно с вторыми информационными входами третьего и пятого коммутаторов, выход пятого коммутатора подключен к первому входу вычитателя, первый информационный вход шестого комму,татора подключен к выходу первого блока памяти, вторые информационные входы четвертого и шестого коммутаторов соединены с выходами второго и первого буферных регистров соответственно, первые вхоцы третьего

4Q и четвертого блоков умножения под. ключены к выходам первого и второго коммутаторов соответственно, а их выходы соединены с вторыми входами сумматора и нычитателя соответствен45 но, вторые входы третьего и четвертого блоков умножения подключены к выходам четвертого и.шестого коммутаторов соответственно, управляющие входы четвертого и шестого коммутатоРов соединены с первым выходом блока синхронизации, а управляющие входы пятого коммутатора подключены к первому и второму выходам блока синхронизации.

На чертеже представлена блок-схема устройства для преобразования декартовых координат. устройства содержит регистр 1 первой координаты, регистр 2 второй координаты, регистр 3 старших раэбо рядов угла поворота, регистр 4 младших разрядов угла поворота, первый и второй блоки 5 и 6 памяти, сумматор 7, вычитатель 8, первый, второй, третий и четвертый блоки 9 — 12 умб5 ножения, первый и второй буферные

1062691 регистры 13 и 14, первый выходной регистр 15 и второй выходной регистр 16, первый, второй, третий, четвертый, пятый и шестой коммутаторы 17 — 22, блок 23 синхронизации, первый,,второй и третий выходы 24

26 которого подключены к управляющим входам коммутаторов 17-22.

Регистр 1 первой координаты подключен к первым информационным входам первого коммутатора 17 и второго коммутатора 18, регистр 2 второй координаты соединен с первыми входами первого и второго блоков 9 и 10 умножения, Первый вход третьего блока 11 умножения подключен к выходу первого коммутатора 17, второй его вход - к выходу четвертого коммутатора 20, а выход — к второму входу сумматора 7. Первый вход четвертого блока 12 умножения соединен с выходом второго коммутатора 18, второй его вход — с выходом шестого коммутатора 22, а выход — с вторым входом вычитателя 8, Вторые информационные входы первого и второго коммутаторов 17 и 18 подключены к выходу регистра 4 младших разрядов . угла поворота, выход первого блока

5 памяти соединен с первыми информационными входами третьего и шестого коммутаторов 19 и 22, а выход второго блока 6 памяти подключен к первым информационным входам четвертого и пятого коммутаторов 20 и 21.

Второй вход первого блока 9 умножения и второй информационный вход шестого коммутатора 22 соединены с выходом первого буферного регистра

13, вход которого подключен вместе с входом первого выходного регистра

15 к выходу сумматора 7. Второй вход второго блока 10 умножения и второй информационный вход четвертого коммутатора 20 соединены с выходом второго буферного регистра 14, вход которого подключен вместе с входом второго выходного регистра 16 к выходу вычитателя 8. Выходы первого и второго блоков 9 и 10 умножения через соответственно вторые информационные входы третьего и пятого коммутаторов 19 и 21 соединены с первыми входами сумматора 7 и вычитателя 8. Входы первого и второго блоков 5 и 6 памяти подключены к вы ходу регистра 3 старших разрядов угла поворота. Первый выход 24 блока 23 синхронизации соединен с управляющими входами четвертого и шес того коммутаторов 20 и 22. Первый и второй выходы 24 и 25 блока 23 синхронизации подключены к управляющим входам третьего и пятого коммутаторов 19 и 21. Третий выход 26 блока

23 синхронизации соединен с управляющими входами первого и второго коммутаторов 17 и 18.

Преобразование декартовых координат

Х = Хoosq +Yзiпq

Y = Х 94п ч + Ycos(g>

5 где Х,Y - значения первой и второй координат до преобразования;

Ч - угол поворота системы в радианах;

Х, Y — новые значения первой и второй ко рдинат, выполняется на основе следующих соотношений.

Разложив двоичный код .угла поворота q =а,Ю;, р,, ..., (3„на (к+2) старших и (n - Ц младших разрядов, положим Чц = ot, (sin y + aq -у — -) +«9

+ Щ (-.Ч. -.Ч 2 ( б(@о 3 нбсть вычисления cow g и ю (g выходит за пределы разрядной сетки при и /3.

Устройство работает в три такта следующим образом.

Регистр 1 первой координаты содержит значение Х, регистр 2 второй координаты - значение (. На регистре

3 старших разрядов угла поворота и регистре 4 младших разрядов угла поворота хранятся соответственно зна35 чения ц, и hq. Первый блок 5 памяти хранит таблицу значений 5<п у„, а второй блок 6 памяти содержит таблицу значений Coscp . Вычитатель 8 из числа, поступающего на первый вход, 40 вычитает число, поступающее на второй его вход, В начале работы устройства по значению ((О на входах первого и второго блоков 5 и 6 памяти на выходе этих блоков образуются значениябi6 Lf< исОзЧо, поступаккцие сооТ. ветствейно на первые информационные входы четвертого и шестого коммутататоров 20 и 22 со сдвигом, выполняемым шинами передачи, на один разряд вправо с образованием значений

50 1 . 1 " Чо z - cos Чо °

В исХодном состоянии, когда на входах блока 23 синхронизации отсутствуют управляющие сигналы, к выходам коммутаторов 17 — 22 подключены их вторые информационные. входы.

В первом такте работы устройства блок 23 синхронизации выдает управляющий сигнал с первого выхода 24

60 на управляющие входы третьего, чет-. вертого, пятого, шестого коммутаторов 19 — 22, выходы которых подключаются к первым информационным их входам, а выходы первого и второго

65 коммутаторов остаются подключенными

1062691 к .вторым информационным их входам.

Поэтому поступающее на второй вход третьего блока 11 умножения с выхода четвертого коммутатора 20 значе.1 ние — co59, умножается этим блоком на передаваемое через первый коммутатор 17 с регистра 4 младших разрядов угла поворота значение 4(p

Промежуточный результат, равный

hi/ — cpsgp, nocTупает на второй ахо сумматора 7, на первый вход которого через третий коммутатор 19 с выхода первого блока,5 памяти поступает значение si и 9р, образующееся затем на выходе сумматора 7 эначе1 ние sin (Pp + — Д coslPp эапоминаетсЯ на первом буферном регистре 13. Од» новременно в первом же такте на четвертый блок 12 умножения поступают через в горой и шестой коммутаторы

18 и 22 значения соответственно д

1 и — s pg, образующие íà его выходе

1 значение 2 44 s

О запоминается на втором буферном регистре 8.

Бо втором такте работы устройства блок 23 синхронизации выдает управляющий сигнал с второго выхода

25 на управляющие входы третьего и пятого коммутаторов 19 и 21, выходы которых подключаются к первым информационным их входам, а выхбды первого, второго, четвертого и шестого коммутаторов 17, 18, 20 и 22 к вторым информационным их входам.

4$

ПоэтомУ значениЯ Sin qо + — cosVp u

4g сosgp — — 5Йфо хранящиеся на пер2 вом и втором буферных регистрах 13 и 14, поступают соответственно на четвертый и третий блоки 12 и 11 умножения, умножаясь в них на значение щ . На выходе сумматора 7 образуется значение s< o q>p + др(ооз о1

2 дч-эмф)= Gin(p запоминаемое на первом буферном регистре 13, а на выходе вычитателя 8 образуется значение co% Qo дЩ (5 Agp + 2 casypl

ДЯ

"-cosq, запоминаемое на втором буфер" ном регистре 14.

В третьем такте работы устройства блок 23 синхронизации выдает управ- ляющий сигнал с третьего выхода 26 на управляющие входы первого и второго коммутаторов 17 и 18, выходы которых подключаются к первым информационным их входам, а выходы третьего, четвертого, пятого и шестого коммутаторов 19 - 22 — к вторым их входам.

На выходе первого блока 9 умножения образуется значение Y sin(p, на выходе третьего блока умножения значение Х cosy> складываемые на

l сумматоре 7 с образованием Х = Xcosq+

+Ys hq запоминаемом на первом выходном регистре 15. На выходе четвертого блока 12 умножения формиру20 .ется значение Xs

= -X s n y +Y cos q запоминаемом на

25 втором выходном регистре 16.

Бремя Т работы устройства определяется соотношением

Т вЂ” T + ÇT + ÇT

30 где TS„,q - время выборки из йамяти;

Т9щ — время умножения;

Tc< — время суммирования.

Если в качестве блоков умножения используются множительные устройства с анализом двух разрядов множителя то Tg «< — ° T „° . Для сумма торов с групповым переносом Т „„

/ и

= 4 - 1) + Зу", где ь — задержка л

40 на логический вентиль, поэтому

T а(-и+ 4) т „=(-n + 4n+8)?

Для прототипа время То выполнения преобразования в связй с тем, что

45 такт при его работе не может быть сделан меньше 3 i, определяется отношением То « (2 и + S n + 61 ° Зс, Поэтому выйгрыш по быстродействию для предложенного устройства по сравнению с известным составляет

То 3(2п + Sn + 6) раэ.

+4n+8

В частности, при И = 16 и 24 этот выигрыш составляет соответственно

11,5 и 12,6 раз.

Таким образом, данное устройство обладает более высоким быстродействием.

1062691

Составитель В.Гапонов

Редактор T.Êóãðûøåâà ТехредМ.Костик . Корректор В. Гирняк

Заказ 10218/49 Тираж 706 Подписное

ВНИИПИ Государственного Комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4