Интегратор

Интегратор

Иллюстрации

Показать все

Реферат

 

ИНТЕГРАТОР, содержащий последовательно соединенные преобразователь напряжения в ток и первый ключ, между выходсм которого и шиной нулевого потенциала включен генератор тока, интегрируK№S )tu конденсатор, одна обмотка, ко торого соединена с шиной нулевого потенциала, формирователь управляющих импульсов, выход которого сое динен с управляющим входом первого ключа, отличающийся тем, что, с целью расширения динамического диапазона интегрируемых сигналов, в него введены кс таратор , второй ключ, пороговый блок, интегрирующий блок, коммутатор, группа интегрирующих конденсаторов, блок памяти, дешифратор, блок выделения заднего фронта, группа комр параторов и источник опорных напряжений , выходы которого подключены к первым входам компараторов группы , вторые входы которых соединены с выходом интегрирующего блока, .вход интегрирующего блока и вход iпорогового блока подключены к выхр ду второго ключа, вход которого является входом интегратора, а управляющий вход соединен с выходом формирователя управляющих-импульсов , выход порогового блока соединен с установочным входом интегрирующего блока, первым входом формирователя управляющих импульсов и через блок выделения заднего фронта с управляющим входом блока памяти, i выхода которого являются выходами кода поддиапазона интегратора и под«Л ключены к управляющим входам коммутатора , а выходы через дешифратор соединены с выходами компараторов группы,. вход ксяймутатора подключен к выходу первого ключа, первый выход - к второй обкладке интегрирующего конденсатора, а другие выходы через соответствующий интегрирукнций конденсатор группы - к шине нулевого потенциала, входы компара1чЭ .тора соединены соответственно с.выsJ ходом преобразователя напряжения в ток и выходом первого ключа, выход, to являющийся выходом аналогового интегО ) ратора, подключен к второму входу фОЕ шрователя управляющих импульсов и блокировочньал входом генератора тока, а стробирующий вход - к выходу формирователя управляющих импульсов .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1(50 а 06 а 7/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н ILBTOPCNOMY CBNOETFJlbCTBV (21) 3494502/18-24 (2) 28 07 ° 82 .(46) 23 12 83 Бюл 9 47 .: (72) H.Н.Валаматов и Г.И.Кузнецов (7.1) Московский ордена Ленина, ордена Октябрьской Революции и ордена Трудового Красного Знамени государственный университет им. М .В.Ломоносова (53) 681.335(088.8) (56) 1. Патент Японии Р 8115027, кл. G 06 G 7/18, опублик. 1980.

2. Авторское свидетельство СССР

М 802960, кл. G G 7/186, 1980

3. Авторское свидетельство СССР

Р 148541 кл ° G. 06 G 7/184 1961 .(прототип) (54) (57) ИНТЕГРАТОР, содержащий последовательно соединенные преобраэователЬ напряжения в ток и первый ключ, между выходом которого и шиной нулевого потенциала включен генератор тока, интегриру.ющий конденсатор, одна обмотка, которого соединена с шиной нулевого потенциала, формирователь управляющих импульсов, выход которого сое динен с управляющим входом первого ключа, отличающийся тем, что, с целью расширения динамического диапазона интегрируемых сигналов, в него введены компаратор, второй. ключ, пороговый блок, интегрирующий блок, коммутатор, группа интегрирующих конденсаторов,, блок памяти, дешифратор, блок выделения заднего фронта, группа ком ? параторов и источник опорных напряÄÄSUÄÄ1062726 А жений, выходы которого подключены к первым входам компараторов группы, вторые входы которых соединены с выходом интегрирующего блока, вход интегрирующего блока и вход порогового блока подключены к выхо ду второго ключа, вход которого является входом интегратора, а уп-, равляющий вход соединен с выходом формирователя управляющих .импульсов, выход порогового блока соединен с установочными входом интегрирующего блока, первьм входом форми рователя управляющих импульсов и через блок выделения заднего фронта с управляющим входом блока памяти, -,выходы которого являются выходами Ж кода поддиапазона интегратора и подключены к управляющим входам коммутатора, а выходы через дешифратор соединены с выходами компараторов группы,.вход коммутатора подключен к выходу первого ключа, первый выход — к.второй обкладке интегрирующего конденсатора, а другие выходЫ через соответствующий интегрирующий конденсатор группы — к шине нулевого потенциала, входы компаратора соединены соответственно с.выходом преобразователя напряжения в.ток и выходом первого. ключа, выход, ф© являющийся выходом аналогового интегратора, подключен к второму входу формирователя управляющих импульсов и блокировочным входом генератора тока, а стробирующий вход — к выходу формирователя управляющих импульсов.

1062726

Изобретение относится к автоматике и измерительной технике и может быть использовано в цифровых системах измерения площади статически распределенных видеоимпульсов с медленно меняющейся во времени амплитудой и длительностью.

Известен интегратор, состоящий из операционного усилителя и интегрирующего конденсатора, включен» ного в цепь обратной связи операционного усилителя 1 у. Одним из недостатков такого устройства является ограниченный динамический диапазон интегрируемых сигналов. Для рас ширения динамического диапазона в цепь обратной связи включают группу конденсаторов и ключей и применяют соответствующее устройство управления. Переключение конденсаторов про» исходит при достижении выходным на .пряжением определенного, уровня.

Невысокое быстродействие совре- менных операционных усилителей не позволяет строить высокочастотные интеграторы видеоимпульсов длительностью менее единиц микросекунд.

Описанному устройству также свойственны погрешности, связанные с переходными процессами при пере-. ключении накопительных конденсаторов во время действия входного сигнала.

Известен интегратор, состоящий из блока преобразования напряжения интегрируемого сигнала в ток и накопительного конденсатора(2J.

Недостатком такого интегратора является ограниченный динамический диапазон интегрируемых сигналов.

Наиболее близким к предлагаемому интегратору является интегратор, состоящий из последовательно соединенных блока преобразования напряжения в ток и аналогового ключа.

Между выходом аналогового ключа и общим проводом параллельно включены интегрирующий конденсатор и генератор стабильного -разрядного тока.

Формирователь управляющего сигнала подключен к управляющему входу аналогового ключа. В .исходном состоянии интегрирующий конденсатор разряжен.

В данном интеграторе реализуется принцип двухтактного интегрирования.

В течение первого такта, длитель, ность которого опред щяется дли" тельностью импульса, подаваемого на формирователь управляющего сигнала внешним устройством, происходит заряд конденсатора током, пропорциональным входному напряжению, а в течение, второго такта — разряд стабильным током до исходного состояния..В течение первого такта .ключ . замкнут„ а генератор разрядного то, ка закрыт.управляющим сигналом .и . не влияет на заряд, конденсатора. В течение второго такта ключ . разомкнут, а генератор стабильного тока включен. Нетрудно показать, что.эа время действия входйого видеоимпульса 7 конденсатор С зарядится до напряжения о где К вЂ” коэффициент передачи блока преобразования напряжения в току

U>„ (t} — напряжение входного вйдеоимйуль са (33 .

Очевидно, что время разряда конденсатора стабильным током до исходного состояния составит

t0

20 шиной нулевого потенциала, формирователь управляющих импульсов, выход которого соединен с управляющим вхо дом первого ключа, введены компаратор, второй ключ, пороговый блок, интегрирующий блок, коммутатор, группа интегрирующих конденсаторов, блок памяти,- дешифратор, блок выделения заднего фронта, груп ;.

Таким образом, длительность импульса на выходе интегратора оказывается пропорциональной площади вход- ного сигнала.

Однако интегратор имеет ограниченный динамический диапазон точного измерения площадей входных сигналов, кроме того, необходим сигнал синхро30 .ниэации °

Ограниченность динамического диапазона вытекает иэ того, что момент разряда интегрирующего конденсатора до исходного состояния фиксируется

35 компаратором с ошибкой. Поэтому существует некоторое наименьшее время разряда интегрирующего конденсатора, фиксируемое с точностью не хуже заданной. Максимальное же время разряда определяется максимальнык напряжением, до которого может зарядиться конденсатор в течение первого такта.

Очевидно, что это напряжение не может быть больше, чем напряжение питания блока преобразования напряжения в ток. Целью изобретения является расширение динамического диапазона интегрируемого сигнала.

Указанная цель достигается тем, что в интегратор, содержащий последовательно соединенные преобразователь напряжения в ток и первый ключ, между выходом которого и шиной нуле- вого потенциала включен генератор

55 тока, интегрирующий конденсатор,одна обкладка которого соединена с

1062726 па компараторов и источник опорных ,напряжений, выходы которого подключены к первым входам компараторов группы,вторые входы которых соединены с выходом интегрирующего блока, вход ин-. тегрирующего блока и вход порогового блока подключены к выходу второго .

:ключа, вход которого является входом интегратора, а управляющий вход соединен с выходом формирователя уп- 10 равляющих импульсов, выход порогового блока соединен с установочным входом интегрирующего блока, первым входом формирователя управляющих импульсов и через блок выделения заднего фронта с управлякищим входом блока, памяти, выходы которого являются выходами кода поддиапаэона интегратора и подключены к управляющим

-входам коммутатора,а выходы череэ дешифратор соединены с выходаьи ком-, 20 параторов группы, вход коммутатора подключен к выходу первого клняа, первый вйход - к второй обкладке интегрирующего конденсатора, а дру.. гие выходы через соответствующий ин-,25 тегрирующий конденсатор группы — к шине нулевого потенциала, входы компаратора соединены соответственно с выходом преобразователя напряжения в ток и выходом первого ключа, выход,30 являющийся выходом аналогового интег-4 ратора, подключен к второму входу . формирователя управляющих импульсов и блокировочньвс входом генератора тока, а стробирующий вход — к выходу формирователя. управляющих импульсов.

На чертеже изображена блок«схема предлагаемого интегратора.

Интегратор содержит первый ключ 1, преобразователь 2 напряжения в ток, щ ,второй клюг 3, формирователь 4 ynpas» ляющих импульсов, генератор 5 тока, компаратор 6, пороговый блок 7, интегрирующий блок 8, источник 9 опорных напряжений, группу компараторов 45

10, дешифратор 11, блок 12 памяти, блок 13 выделения заднего фронта, коммутатор 14, интегрирующий конден. сатор 15, группу интегрирующих конденсаторов 16.

Интегратор работает следующим образсж.

В исходном состоянии (при отсутствии входного сигнала) напряжение на выходах формирователя 4, компаратора 6 и порогового блока 7 соот- 55 ветствует уровню логического нуля.

При этом ключи 1 и 3 замкнуты, компаратор 6 и генератор 5 тока закрыты. Один из интегрирующих конденсаторов, например, 15, подключен че:.; 60 рез коммутатор 14 и ключ 3 к выходу преобразователя 2 напряжения в ток и заряжен до некоторого исходного напряжения Фкцц-.Конденсатор интегрирующего блока 8 разряжен.

Поступающий на вход интегратора видеоимпульс заряжает интегрирую,щий конденсатор .15. Пороговый блок 7 вырабатывает прямоугольный строб, совпадающий во времени.с входным видеоимпульсом, по заднему фронту строба происходит смена уровня на выходе формирователя 4, ключи 1 и 3 размыкаются. Интегрирушцнй конден-. сатор,15 отключается от преобразователя 2 напряжения в .ток, который быстро возвращается в исходное .состояние, и на его выходе устанавливается напряжение U> „. Одновременно с размыканием ключа Ъ .открывается компаратар 6, который выполнен стро", бируемым, Как только разность напряжений между выходом преобразователя 2 и входом коммутатора 14 (напряжение на котором будет определяться напряжением на. интегрируницем конденсаторе) превысит порог срабатывания компаратора 6, произойдет смена уровня напряжения ка его выходе, что вызовет вклняение генератора 5 тока. Таким образом, передний фронт импульса на выходе компаратора 6 совпадает с началом разряда интегрирующего конденсатора 15 Задний фронт. сформируется в момент, когда интегрирующий конденсатор раз . рядится до исходного напряжения Uä ö (предполагается, что время установления напряжения U> „на выходе преобразователя 2 напряжения в ток меньше, чем наименьшее время разряда.интегрирующего конденсатора) .

Таким образом„ длительность импуль.— са на выходе интегратора равна времени разряда интегрирующего конденсатора до исходного состояния, которое пропорционально площади входного видеоимпульса. Размыкание ключа 1 исклкяает сбои в работе интегратора во время формирования выходного сигнала. По заднему фронту выходного сигнала устанавливается исходный уровень логического 0 на выходе формирователя ч, что вызывает запирание компаратора 6 и замыкание клняей 1 и 3 (в качестве формирователя управляющих импульсов 4 может быть использован

RS-триггер, устанавливаемый и сбрасываежий через схемы выделения заднего фронтами По заднему фронту выходного сигнала также происходит запирание генератора 5 тока. Интегратор вернулся в исходное состояние и готов к интегрированию следующего видеоимпульса.

Рассмотрим процесс переключения поддиапаэонов интегрирования. Уровень логической единицы, действующей иа выходе порогового блока 7. при наличии входного видеоимпульса, открывает интегрирующий блок 8,осу1062726

Яюмйм

ИФВ Ф

ЛЮФТ .

ВНИИПИ Заказ 10220/51 Тираж 706 Подписное, Филирл ППП "Патент", r.Óæãîðîä,óë.éðîåêòíàÿ,4 ществляющий грубое. интегрирование, выходное напряжение этого блока U

Е >E2 . ° )Е и Е Б:и)Е.+

Тогда на выходах компараторов

10„ 1Q. установится уровень логи и ческой единицы, а на остальных— уровень логического нуля. При этом на 1-м выходе дешифратора 11 должен установиться уровень.логической единицы. Омевидно, что выбор под диапазона точйого интегрирования можно .осуществить лишь после .окончания выходного видеоимпульса. Со-. ответственно, позиционный код с дешифратора 11 записывается в блок

12 памяти по имупльсу, вырабатываемому блоком 13 выделения заднего фронта по заднему фронту порогового блока 7. на этом процесс формирования позиционного кода поддиапазона,заканчивается. Возврат порогового блока в исходное состояние вызывает принудительный. разряд емкости интегрирующего блока 8.

Очевидно, что переключение поддиапазонов будет происходить после значительного изменения параметров входных импульсов. До этого момен" та будет происходить лишь подтверждение кода, записанного в блок памяти.

Таким образом, видеоимпульс, по которому происходит переключение подс диапазона, интегрируется с ошибкой, последующие — с высокой точностью.

Предлагаемый интегратор позволяет расширить динамический диапазон измеряемых сигналов и автоматизировать процесс измерений в тех случаях, ког да требуется измерить суммарный интеграл длительной последовательности статистически распределенных импульсов с медленно меняющимися параметрами или требуется измерить интеграл одного из серии импульсов.

Дальнейшая Цифровая обработка результатов измерений упрощается в виду того, что диапазон изменения длительности выходного сигнала интег ратора зависит от числа поддиапазо-" нов интегрирования и может быть выбран достаточно узким.

Предлагаемый интегратор может быть использован в приборах ядерной техники (измерители интенсивности и дозы излучения ускорителей заряженных частиц), в магнитных измерениях (в индукционных датчиках, при-: меняемых при контроле технологичес ких процессов) .