Устройство для сопряжения вычислительных машин

Устройство для сопряжения вычислительных машин

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ МАШИН, содержащее группу блоков усилителей связи с линией, первый буферный регистр данных, информационный вход которого соединен с информационным входом первого регистра команд и информационным входом устройства, а выход через магистраль - с первыми информационными входами блоков усилителей связи с линией группы, первые информационные выходы которых подключены через магистраль к информационному входу второго регистра команд , приоритетные входы и выходы соответственно к группе выходов и входов регистра приоритетов, а первые управляющие входы и выходы через магистраль - соответственно к первому выходу и входу блока управления линиями связи, вторые вход и выход которого соединены соответственно с управл5«о1дим входом и выходом второго регистра команд, первые вход и выход блока управления связью с основной машиной соединены соответственно с управлякидоми входотл и выходом устройства, вторые вьххоя и вход - соответственно с управлятвим входом и выходом -первого регистра команд, третьи вход и выход - соответственно с третьими выходом и входом блока управления линиями связи, а четвертый выход - с управляющим входом первого буферного регистра данных, -четвертые вход и выход блока управления линиями связи соединены соответственно с выходом и входом регистра приоритетов, а пятый выход с управляющим входом второго буферного регистра данных, выход которого является информационным выходом устройства , вторые информационные входы и выходы блоков усилителей связи с линией группы являются информационными группами входов и выходов устройства, а вторые управляющие входы и выходы блоков усилителей свя § ;3и с линией группы являются соответствующими управляющими группами вхо0 дов и выходов устройства, о т л ичающееся тем, что, с целью расширения области применения устройства , в него введены блок памяти, блок адресации памяти и блок синхронизации передачи, причем первый информационный вход блока памяти соединен через магистраль с первьп«ш информационны ж выходами блоков усилителей связи с линией группы, а выход с информационным входом второго буферного регистра, первые вход и выход блока синхронизации передачи подключены соответственно к первым входу и выходу блока адресации памяти , вторые вход и выход - соответственно к второму выходу блока управления линиями связи и к выходу синхронизации устройства, а третий выход через магистраль - к первым управляющим входам блоков усилителей связи линии группы, первые управляющие выходы которых соединены с вторым входом блока адресации памяти и третьим входом блока синхронизации передачи, четвертым входом под-: ключенного к пятому выходу блока управления связью с основной машиной,

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 3(51) G 06 F 3/04; 0 06 F 15 16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABT0PCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3415130/18-24 (22) 24.03. 82 (46) 07.01.84. Бюл. Р 1 (72) В.А. Гобземис, С.Ф. Минценгоф, В.A. Редько и И.М. Тимофеев (71) Институт электроники и вычислительной техники АН Латв. ССР (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР.

9 754403, кл. G 06 F 3/04, 1978.

2. Авторское свидетельство СССР

М 732845, кл. G 06 F 3/04, G 06 F 15/16, 1977 (прототип) ° (54).(57) 1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ МАШИН, содержащее группу блоков усилителей связи с линией, первый буферный регистр данных, информационный вход которого соединен с информационным входом первого регистра команд и информационныи входом устройства, а выход через магистраль — с первыми информационными входами блоков усилителей связи с линией группы, первые информационные выходы которых подключены через магистраль к информационному входу второго регистра команд, приоритетные входы и выходисоответственно к группе выходов и входов регистра приоритетов, а первые управляющие входы и выходы через магистраль — соответственно к первому выходу и входу блока управления линиями связи, вторые вход и выход которого соединены соответствен" но с управляющим входом и выходом второго регистра команд, первые вход и выход блока управления связью с основной машиной соединены соответственно с управляющими входом и вы" ходом устройства, вторые выход и вход — соответственно с управляющим входом и выходом .первого регистра команд, третьи вход и выход - соответственно с третьими выходом и входом блока управления линиями связи, а четвертый выход — с управляющим входом первого буферного регистра данных, четвертые вход и выход блока управления линиями связи соединены соответственйо с выходом и входом регистра приоритетов, а пятый выходс управляющим входом второго буферного регистра данных, выход которого является информационным выходом устройства, вторые информационные входы и выходы блоков усилителей связи с линией группы являются информационными группами входов и выходов устройства, а вторые управляющие входы и выходы блоков усилителей свяЯ

;зи с линией группы являются соответ- щ ствующими управляющими группами входов и выходов устройства, о т л ич а ю щ е е с я тем, что, с целью расинрення области применения уст- С ройства, в него введены блок памяти, блок адресации памяти и блок синхронизации передачи, причем первый информационный вход блока памяти соеди. нен через магистраль с первыми инфор. мационными выходами блоков усилителей связи с линией группы, а выход с информационным входом второго буферного регистра, первые вход и выход блока синхронизации передачи подключены соответственно к первым входу и выходу блока адресации памяти, вторые вход и выход - соответственно к второму выходу блока управления линиями связи и к выходу синхронизации устройства, а третий выход через магистраль — к первым управляйщим входам блоков усилителей связи линии группы, первые управляющие выходы которых соединены с вторым входом блока адресации памяти и третьим входом блока синхронизации передачи, четвертым входом под-. ключенного к пятому выходу блока управления связью с основной машиной, 1065852 шестой выход которого соединен с третьим входом блока адресации памяти, второй и третий выходы которого подключены соответственно к управляющему и второму информационному входам блока памяти. 5

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок синхронизации передачи содержит два элемента И, два элемента И-НЕ, два триггера, элемент НЕ, элемент

И-ИЛИ-HE и элемент ИЛИ, причем первый вход первого элемента И соединен. с третьим входом блока, второй вход — с первым входом первого элемента И-НЕ, а выход — c первыми вхо- 15 дами вторых элемента И и элемента

И-НЕ, выход которого является третьим выходом блока, а второй вход соединен с первым входом элемента

И-ИЛИ-HE и через элемент HE с вторыми входами первого элемента И-НЕ и второго элемента И, выходом и третьим входом подключенного- соответственно к счетному входу и нулевому выходу первого триггера, единичный вход которого соединен с выходом первого элемента И-НЕ, а единичный выход — с вторым входом элемента И-ИЛИ-НЕ и первым входом эле-. мента ИЛИ, выход которого является вторым выходом блока, третий и четвертый входы лемента И-ИЛИ-НЕ образуют второй вход блока, а выход соединен с нулевыми входами первого и второго триггеров, третий вход первого элемента И-ЙЕ соединен с единичным выходом второго триггера, нулевой выход и единичный вход которого являются соответственно первыми выходом и входом блока, второй и третий входы первого элемента И, 40 вход элемента НЕ, четвертый вход первого элемента И-НЕ и второй вход элемента ИЛИ образуют четвертый вход . блока.

3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок адресации памяти содержит два элемента HE два элемента И, три счетчика и мультиплексор, причем первый вход первого элемента И соединен с вторым 50 входом блока, второй вход через первый элемент НЕ - с первым выходом первого счетчика, а выход — c первым управляющим входом мультиплек— .сора и суммирующими входами первого 55 и второго счетчиков, второй выход первого счечика соединен через второй элемент HE с первым входом второго элемента И, вторым входом соединенного с первым входом блока, 60 а выходом — с вычитающими входами первого и третьего счетчиков, первым выходом блока и нторым управляющим входом мультиплексора, первый и второй информационные входы которого подключены соответственно к выходам второго и третьего счетчиков, а выход является третьим выходом блока, выходы первого и второго элементов И образуют второй выход блока, а третий вход второго элемента И и информационные входы второго и третьего счетчиков образуют третий вход блока.

4. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления связью с основной машиной содержит десять триггеров, четыре элемента И, восемь элементов И-НЕ, три элемента И- ИЛИ-НЕ, пять элементов НЕ, два элемента ИЛИ и два элемента задержки, причем выход первого элемента И-НЕ соединен с первым входом первого триггера, выход которого подключен к первым входам второго триггера и первого и второго элементов И, второй вход - к выходувторого триггера, вторым входом соединенного с выходом второго элемента И-НЕ и первыми входами третьего и четвертого триггеров, вторые входы которых подключены к третьему входу второго триггера и первым входам первого элемента ИЛИ и пятого триггера, выход которого соединен с первыми входами шестого триггера, третьего и первого элементов И-НЕ, а второй вход — с первыми входами четвертого, пятого и шестого элементов

И-НЕ, вторым входом второго элемента И и выходом шестого триггера, вторым входом подключенного к выходу седьмого элемента И-НЕ, вход которого соединен с выходом первого триггера, второй вход - с вторым входом третьего элемента И-НЕ„ третьим входом подключенного к выходу второго триггера, а выходом к второму входу первого элемента И-НЕ, входу первого элемента НЕ и первому входу третьего элемента И, первый вход первого элемента И-ЙЛИ-НЕ соединен с первым входом второго элемента

И-НЕ„ третьим входом второго элемен та И и первым входом четвертого элемента И, второй вход. которого йодключен к третьему нходу четвертого триггера и вторым входам m.ñòoãî элемента И-НЕ и первого элемента

И-ИЛИ-НЕ, третий вход которого соединен с выходом седьмого триггера, первыми входами восьмых триггера и элемента И-НЕ и входом второго элемента HE а выход — с вторым входом восьмого триггера, выходом подключенного к первому нходу седьмого триггера, второй вход которого соединен с выходом второ: з элемента

И-HJIH-HE первый вход которого подключен к второму входу носьмого элемента И-НЕ, к первым входам нторого элемента ИЛИ и третьего элемента

И-ИЛИ-HE и входу третьего элемента

1065852

НЕ, а второй вход — к второму входу второго элемента ИЛИ,и входу чет.вертого элемента НЕ, третий вход шестого элемента И-ЙЕ соединен с выходом второго элемента ИЛИ, первый и-второй входы. девятого триггера подключены соответственно к выходам шестого и восьмого элементов И-НЕ, третий вход - к выходу третьего тригера и второму входу четвертого элемента И-НЕ, а выход — к третьему входу третьего триггера и второму входу третьего элемента И-ИЛИ-НЕ, третьим входом соединенного с входом первого элемента задержки и вторым входом второго элемента И-НЕ, выходом с четвертым выходом блока, а четвертым входом с входом второго элемента задержки, вторым выходом блока и выходом второго элемента И, выход и третий вход четвертого триггера подключены соответственно к первому входу и выходу десятого триггера, второй и третий входы которого соединены соответственно с выходом пятого и четвертого элементов

И-НЕ, выход и второй вход первого элемента ИЛИ соединены соответственно с входом пятого элемента НЕ и выходом четвертого элемента И-НЕ, - третьим входом подключенного к четИзобретение относится к вычислительным машинам и может найти применение в многомашинных вычислительных комплексах и сетях ЭВМ.

Известны устройства для содержа- 5 ния вычислительных машин, содержащие узел синхронизации, два узла фиксации состояния, два информационных регистра, регистр состояния, регистр команд, коммутатор, узел готовности Щ и узлы формирователей приемников Ц .

Недостаток данных устройств со стоит в ограниченной области применения, так как они не позволяют сопрягать удаленные друг от друга ЭВМ. 5

Наиболее близким к предлагаемому по технической сущности является устройство для сопряжения вычислительных машин, содержащее два буферных регистра данных, два регистра 30 команд, регистр приоритетов, блок

:управления с основной .машиной, соединенный двухсторонними связями с входом-выходом устройства, первым регистром команд и блоком управле- 25 ния линиями связи, соединенного,цвухсторонними связями с регистром при» оритетов, вторым регистром команд вертому входу первого элемента

И-ИЛИ-НЕ, вторые входы первого и четвертого элементов И, третьи входы первого элемента И-HE и второго триггера и вторые входы второго и третьего элементов И-HE образуют первый вход блока, первый и второй входы второго элемента ИЛИ образуют второй вход блока, третьи входы четвертого и восьмого элементов И-HE четвертый вход шестого элемента

И-НЕ, третий и четвертый входы второго элемента И-ИЛИ-НЕ и второй вход третьего элемента -И образуют третий вход блока, выходы первого, третьего и четвертого элементов И, шесто. го триггера и первого элемента НЕ образуют первый выход блока, выходы . третьего и седьмого триггеров, соот-. ветствующая шина второго входа бло4са и выходы второго элемента задержКи и третьего и пятого элементов НЕ образуют третий выход блока, выходы седьмого триггера и первого элемента ИЛИ образуют шестой выход блока, выходы десятого триггера, первого элемента задержки, второго и четвертого элементов НЕ, и соответствующая шина второго входа блока образуют пятый выход блока.

2 и через магистраль с группой блоков усилителей связи с линией, информационные входы и выходы которых соединены соответственно через магистраль с выходом первого и входом второго буферных регистров, приоритетный вход-выход — c входом--выходом регистра приоритетов, информационные входы регистров команд соединены соответственно с входами первого и второго буферных регистров, управляющие входы которых подключены к выходам блока управления связью с основной вычислительной машиной и блоком управления линиями связи (2) .

Недостатком известного устройства является ограниченная область применения.

Цель изобретения — расширение области применения устройства.

Поставленная цель достигается тем, что в устройство, содержащее группу блоков усилителей связи с линией, первый буферный регистр данных, информационный вход которого соединен с информационным входом, первого регистра команд и информа1065852

15

40

65 ционным входом устройства, а выход через магистраль — с первыми информационными входами блоков усилителей связи с линией группы, первые информационные выходы которых подключены через магистраль к информационному входу второго регистра команд, приоритетные входы и выходысоответственно к группе выходов и входов регистра приоритетов, а первые управляющие входы и выходы через магистраль — соответственно к первому выходу и входу блока уп, равления линиями. связи, вторые вход и выход которого соединены соответственно с управляющим Входом и выхбдом второго регистра команд, первые вход и выход блока управления связью с основной машиной соединены соответственно с управляющими входом и выходом устройства, вторые выход и вход — соответственно. с управляющими входом и выходом первого регистра команд, третьи вход и выход — соответственно с третьими выходом и входом блока управления линиями связи, а четвертый выход — с управляющим входом первого буферного регистра данных, четвертые вход и выход блока управления линиями связи соединены соответственно с выходом и входом регистра приоритетов, а пятый выход — с управляющим входом второго буферного регистра данных, выход которого является информационным выходом устройства, вторые информационные входы и выходы блоков усилителей связи с линией группы являются информационными группами входов и выходов устройства, а вторые управляющие входы и выходы блоков усилителей связи с линией группы являются соответствующими управляющими группами входов и выходов устройства, введены блок памяти, блок адресации памяти и блок синхронизации передачи, причем первый информационный вход блока памяти соединен через магистраль с первыми информационными выходами блоков усилителей связи с линией группы, а выход — с информационным входом второго буферного регистра, первые вход и выход блока синхронизации передачи подключены соответственно ! к первому входу и выходу блока адресации памяти, вторые вход и выход - соответственно к второму выходу блока управления линиями связи и к выходу синхронизации устройства, а третий выход через магистраль - к первым управляющим вхбдам блоков усилителей связи линии группы, первые управляющие выходы которых соединены с вторым входом блока адресации памяти и третьим входом блока синхронизации передачи, четвертым входом подключенного к пятому Выходу ". лока управления связью с основной машиной, шестой выход которого соединен с третьим входом блока адресации памяти, второй и третий выходы которого подключены соответственно к управляющему и второму информационному входам блока памяти.

Блок синхронизации передачи содержит два элемента И, два элемента И-НЕ, два триггера, элемент НЕ, элемент И-ИЛИ-НЕ и элемент ИЛИ, причем первый вход первого элемента И соединен с третьим входом блока, второй вход — с первым входом первого элемента И-НЕ, а выход - с первыми входами вторых элемента И и элемента И-НЕ, выход которого является третьим выходом блока, а вто рой вход соединен с первым входом элемента И-ИЛИ-НЕ и через элемент НЕ с вторыми входами первого элемента

И-НЕ и второго элемента И, выходом и третьим входом подключенного соответственно к счетному входу и нулевому выходу первого триггера, единичный вход которого соединен с выходом первого элемента И-НЕ, а единичный выход с вторым входом элемента И-ИЛИ-НЕ и первым входом элемента ИЛИ, выход которого является вторым выходом блока, третий и четвертый входы элемента И-ИЛИ-НЕ образуют второй вход блока, а выход соединен с нулевыми входами первого и второго триггеров, третий вход первого элемента И-ЙЕ соединен с единичным выходом второго триггера, нулевой выход и единичный вход которого являются соответственно первыми выходом и входом блока, второй и третий входы первого элемента И, вход элемента НЕ, четвертый вход первого элемента И-НЕ и второй вход элемента ИЛИ образуют четвертый вход блока.

Блок адресации памяти содержит два элемента НЕ, два элемента И, три счетчика и мультиплексор, причем первый вход первого элемента И соединен с вторым входом блока,. второй вход через первый элемент

НŠ— с первым выходом первого счетчика„ а выход - c первым управляющим входом мультиплексора и суммирующими входами первого и второго счетчиков, второй выход первого счет- чика соединен через второй элемент

НЕ с первым входом второго элемента И, вторым входом со,чиненного с первым входом блока, а выходом,с вычитающими входами первого и третьего счетчиков, первым выходом блока и вторым управляющим входом мультиплексора, первый и второй ин1065852 им входом подключенного к выходу 40 второго триггера, а выходом - к второму входу первого элемента И-НЕ, входу первого элемента НЕ и первому входу третьего элемента И, перВый вход первого элемента И-ИЛИ-НЕ 45 соединен с первым входом второго элемента И-НЕ, вторым входом пятого элемента И-НЕ, третьим входом второго элемента И и первым входом четвертого элемента И, второй вход которого. подключен к третьему входу четвертого триггера и вторым входам шестого элемента И-НЕ и первого элемента И-ИЛИ-НЕ, третий вход которого соединен с выходом седьмого триггера, первыми входами восьмых триггера и элемента И-НЕ и входом второго элемента НЕ, а выход — свто.рым входом восьмого триггера, выходом подключенного к первому входу седьмого триггера, второй вход кото- 40 рого соединен с .выхбдом второго элемента И-ИЛИ-НЕ, первый вход которого подключен к второму входу восьмого элемента И-НЕ, к первым входам второго элемента ИЛИ и третьего эле- 65 формационные входы которого подключены соответственно к выходам второ- го и третьего счетчиков, а выход является третьим выходом блока, выходы первого и второго элементов И образуют второй выход блока, а тре.тий вход второго элемента И и информационные входы второго и третьего счетчиков образуют третий вход блока.

Блок управления связью с основной машиной содержит десять триггеров, четыре элемента И, восемь элементов И-НЕ, три элемента И-ИЛИ-НЕ, пять элементов НЕ, два элемента ИЛИ и два элемента задержки, причем выход первого элемента И-НЕ соединен с первым входом первого триггера, выход которого подключен к первым входам второго триггера и первого и второго элементов И, второй вход — к выходу второго триггера, вторым входом соединенного с выходом второго элемента И-НЕ и первыми входами третьего и четвертого триггеров, вторые входы которых подключены к третьему входу второго триггера и первым входам первого элемента ИЛИ и пятого триггера, выход которого соединен с первыми входами шестого триггера, третьего и первого элементов И-НЕ, а второй вход — c первыми входами четверто го., пятого и шестого элементов И-НЕ, вторым входом второго элемента И и выходом шестого триггера, вторым входом подключенного к выходу седьмого элемента И-НЕ, первый вход ко-. торого соединен с выходом первого триггера, второй вход - c вторым входом третьего элемента И-НЕ, треть10

35 мента И-ИЛИ-НЕ и входу третьего зле мента НЕ, а второй вход — к второму входу второго Элемента HJIH и входу четвертого элемента НЕ, третий вход шестого элемента И-НЕ соединен с выходом второго элемента ИЛИ, первый и второй входы девятого триггера подключены соответственно к выходам шестого и восьмого элементов

И-НЕ, третий вход — к выходу третьего триггер- и второму входу четвертого элемента И-НЕ, а выход — к третьему входу третьего триггера и второму входу третьего элемента

И-ИЛИ-НЕ, третьим входом соединенного с входом первого элемента задержки и вторым входом второго элемента И-НЕ, выходом с четвертым выходом блока, а четвертым входом с входом второго элемента задержки, вторым выходом блока и выходом второго элемента И, выход и третий вход четвертого триггера подключены .соответственно к первому входу и выходу десятого триггера, второй и третий входы которого соединены соответственно с ныходами пятого и четвертого элементов И-HE выход и второй вход первого элемента ИЛИ, соединены соответственно с входом пятого элемента НЕ и выходом четвертого элемента И-НЕ, третьим входом подключенного к четвертому нходу первого элемента И-ИЛИ-НЕ, вторые входы первого и четвертого элементов И, третьи входы первого элемента И-НЕ и второго триггера и вторые входы второго и третьего элементов

И-НЕ образуют первый вход блока, первый и второй входы второго элемента ИЛИ образуют второй вход блока, третьи входы четвертого и восьмого элементов И-HE четвертый вход шестого элемента И-НЕ, третий и четвертый входы второго элемента

И-ИЛИ-НЕ и второй вход третьего элемента И образуют третий вход блока, выходы первого, третьего и четвертого элементов И, шестого триггера и первого элемента HE образуют первый выход блока, выходы третьего и седьмого триггеров, соответствующая шина второго входа блока и выходы второго элемента задержки и третьего и пятого элементов НЕ образуют третий выход блока, выходы седьмого триггера и первого элемента ИЛИ образуют шестой выход блока, выходы десятого триггера, первого элемента задержки„ второго и четвертого элементов НЕ и соответствующая шина второго входа блока образуют пятый выход блока.

На фиг. 1 представлена блок-схема устройства; на фиг. 2-5 — функциональные. схемы блоков адресации ,памяти, синхронизации передачи, уп1065852 равления связью с основной машиной управления линиями связи.

Устройство (фиг. 1) содержит первый регистр 1 команд, первый буферный регистр 2 данных, блок 3 управления связью с основной машиной, 5 блока 4 управления линиями связи, регистр 5 приоритетов, магистраль б устройства, блоки 7 усилителей связи с линией группы, второй регистр 8 команд, второй буферный регистр. 9 . 10 данных, шины 10 информационного входа устройства, шины 11 и 12 — .управляющих входа и выхода устройства, мина 12 выхода синхронизации устройства, шины 13 информационного выхода устройства, шины 14 группы информационных выходов устройства, шины 15 группы управляющих выходов устройства, шины 16 группы информационных входов устройства, шины 17 20 группы управляющих входов устрой-ства, шины 18 связи устройства с отдельным каналом связи, блок 19 памяти, блок 20 адресации памяти и блок

21 синхронизации передачи. 25

Блок 20 адресации памяти (фиг.2) содержит счетчики 22-24, мультиплексор 25, первые элементы HE 26 и И 27, вторые элементы НЕ 28 и И 29, шину

30 второго входа, шину 31 третьего входа, шину 32 первого входа и шину 33 третьего входа блока, шины 34 и 35 второго выхода, шину 36 третьего выхода и шину 37 первого выхода блока.

Блок 21 синхронизации передачи (фиг. 3) содержит элемент НЕ 38, первые элемент И 39, триггер 40 и элемент -И-НЕ 41, вторые элемен ты

И-HE 42 и элемент И 43, элемент

И-ИЛИ-НЕ 44, второй, триггер 45 40 и элемент ЙЛИ 46, шину 47 чет.вертого входа,. шину 48 третьего входа, шины 49 и 50 четвертого вхо-,. да, шины 51 и 52 первого и второго входов и шины 53 и 54 четвертого 45 входа блока, шины 55-57 первого, третьего и второго выходов блока.

Блок 3 управления связью с основной машиной (фиг. 4) содержит первый элемент И-НЕ 58, первый и второй триггеры 59 и 60, первый элемент И 61, вторые элементы И-НЕ 62 и И 63, пятый и четвертый элементы

И-НЕ 64 и 65, десятый и четвертый триггеры 66 и 67, четвертый элемент 55

И 68, седьмой элемент И-НЕ 69, первый элемент И-ИЛИ-НЕ 70, шестой и пятый триггеры 71 и 72, третий элемент И-НЕ 73, первый элемент НЕ

74, второй элемент И-ИЛИ-HE 75, седь- 60 мой и восьмой триггеры 76 и 77, шестой элемент И-BE 78, девятый и третий триггеры 79 и 80, восьмой элемент И-HE 81, первый и второй элементы 82 и 83 задержки, третий элемент И-ИЛИ-HE 84, второй элемент ИЛИ

85, четвертый элемент HE 86, третий элемент И 87, первый элемент ИЛИ 88, второй, третий и пятый элементы НЕ

89-91, шину 92 первого входа, шину

93 второго выхода, шину 94 первого выхода, шину 95 первого входа, шину 96 первого выхода, шины 97 и 98 третьего входа, шину 99 пятого выхода, шины 100 и 101 шестого выхода, шины 102 и 103 второго выхода, шину 104 третьего выхода, шины 105 и 106 третьего входа, шины 107 и

108 пятого выхода, шину 109 четвертого выхода, шину 110 третьего выхода, шину 111 пятого выхода, шину 112 третьего выхода, шину 11.3 первого выхода.

Блок 4 управления линиями связи (фиг. 5) содержит первый триггер 114, элемент И-ИЛИ 115, второй триггер

116„ первый элемент И 117, третий триггер 118, первый элемент И"НЕ 119, четвертый триггер 120, первый элемент ИЛИ 121, вторые элементы И-НЕ

122 и И 123, третий элемент И-НЕ

124, третий и четвертые элементы ,И 125 и 126, пятый триггер 127, червый и второй элементы НЕ 128 и 129, второй элемент ИЛИ 130, пятый и шестой элементы И 131 и 132, шину 133 третьего входа, шину 134 четвертого выхода, шину 135 первого входа, шину 136 первого выхода, шину 137 четвертого входа, шину 138 первого выхода, шйиу 139 третьего входа, шину 140 первого выхода, шину 141 первого входа, шину 142 второго выхода, шины 143 и 144 второго и третьего входов, шины 145 и 146 второго и пятого выходов, шину 147 третьего входа, шину 148 третьего выхода, шину 149 третьего входа, шину 150 третьего выхода, шину 151 второго входа, шину 152 третьего выхода, шину 153 первого входа, шины 154 и 155 третьего выхода, шину 156 третьего входа, ши« ну 157 третьего выхода и шину 158 первого входа.

Кроме того, на фиг. 4 дополнительно обозначены следующие шины блока 3:"шины 159 и 160 первых входа и выхода, шины 161 и 162 третьего и первого входов, шина 163 пятого выхода, шины 164-167 третьего выхоца, шина 168 первого входа и шины 169 и 170 первого выхода блока.

Регистр 1 команд предназначен для расшифровки и хранения команды, поступившей из основно. машины {ОМ); в соответствии с принятой командой он задает режим работы устройства.

Буферный регистр 2 данных предназначен для буферизации (временного хранения) кодов команд и данных, 1065852 которое необходимо передать иэ ОМ в одну из линий связи

Блок 3 управления связью с ON принимает, интерпретирует и формирует управляющие сигналы ОМ, а также управляет работой регистра 1 команд и буферного регистра 2 данных.

Блок 4 управления линиями связи служит для интерпретации и формирования управляющих сигналов линий связи, а также управляет работой 10 регистра 8 команд и буферного регистра 9 данных.

Регистр 5 приоритетов предназначен для обеспечения коммутации основной макжны с одной из линий связи 15 в соответствии с принятыми в устройстве приоритетами.

Внутренняя магистраль устройства предназначена для передачи к любому из блоков 7 усилителей связи с ли.Оией информации из буферного регистра 2 данных и управляющих сиг- налов иэ блока 4 управления линиями связи и из блока 21 синхронизации передачи, а также для передачи от 25 любого из блоков 7 усилителей связи с линией информации в регистр 8 команд и в блоке 19 памяти и управляющих сигналов в-блок 4 управления линиями связи и в блок 21 синхрони- 30 зации передачи.

Блоки 7 усилителей связи с линией предназначены для формирования (усиления) информационных и управляющих сигналов, передаваемых в ли нии связи и принимаемых из линий связи по шинам 18.

Регистр 8 команд предназначен для расшифровки и хранения команды, поступившей по шинам 18 иэ любой линии связи; в соответствии с принятой командой он задает режим работы устройства.

Буферный регистр 9 данных предназначен для буферизации (временного 45 которые необходимо передать в основную машину.

Блок 19 памяти предназначен для хранения данных, поступивших из линий связи. 50

Блок 20 адресации памяти служит для выработки адреса ячейки памяти, в которую должна быть произведена запись информации, поступившей иэ линий связи или из которой должно 55 быть осуществлено считывание информации в основную машину, а также управляющих сигналов записи или считывания.

Блок 21 синхронизации передачи 60 формирует управляющне сигналы, необходимые для реализации синхронной передачи.

По шинам передаются следующие сигналы: шины 30 и 141 - управляющие 65 сигналы, поступающие в устройство по шинам 17 при выдаче иэ лин; и связи и сопровождающие байт информации, передаваемый по шинам 16; шины 31 и 101 — сигналы, свидетельствующие о том, что процедура установления связи между OM и какой-либо линией связи завершена и может быть начата передача данных; шины 32 и 55 — сигнал о том, что очередной байт данных из линии связи в устройство сопряжения еще не поступил; шины 33 и 100— сигнал сброса счетчиков.23 и 24 блока 20, сообщающий о выполнении устройством сопряжения любого вида сброса, а также сброса по окончании обмена данными; шина 34 — сигнал, управляющий считыванием очередного байта информации из блока 19 памяти, шина 35 — сигнал, управляющий записью очередного байта информации в блок 19 памяти; шина 36 — сигнал, содержащий адрес ячейки памяти блока 19; шины 37 и 51 — сигнал установки триггера 40 при поступлении

;очередного байта данных из линии связи, шинн 47 и 107 — сигнал о том, что ОМ выдала команду "Запись" (передача 1); шины 48 и 158 — сигнал, поступающий от линий связи и говорящий о готовности абонента к приему (СП1-И); шины 49 и 163 — сигнал о том, что процедура установления связи между ОМ и какой-либо линией связи завершена и может быть начата передача данных; шины 50 и 99 задержанный сигнал "Информация от канала", шины 52 и 145 — сигнал, сообщающий о выполнении устройством любого вида сброса; шины 53 и 108 сигнал, свидетельствующий о том, что ON выдала команду "Читать"; шины 54 и 111 — сигнал "Информация от абонента", вырабатываемый блоком

3 в режиме работы устройства беэ синхронизации передачи; шина 56 управляющий сигнал, сопровождающий выдаваемый в линию байт информации; шина 57 — сигнал "Информация от абонента"; шина 159 — сигнал "Адрес от канала", поступающий иэ ОМ по шинам 11; шина 162 — сигнал "Адрес опознан", поступающий по аынам 11; шина 168 — сигнал "Выборка от канала", поступающий по шинам 11 иэ ON шина 169 — сигнал "Работа абонента", поступающий в ON, шина 170 — сигнал

"Адрес абонента", поступающий в ОМ по шинам 12; шина 92 — сигнал "Управление от канала", поступающий из

ОМ; шина 93 — сигнал занесения в регистр команд; шина 94 — сигнал

"Управление от абонента", выдаваемый в ON; шина 95 — сигнал "Инфсрмация от канала", поступающий иэ ОМ; шина 96 - сигнал, поступающий в ON в случае, Если устройство не опознало свой адрес; шины 97 и 154 1065852

12 сигнал "Прием 2"; шина 98 и 155 сигнал "Передача 2"; шина 102 - сигнал "Записать 1"; шина 103 - сигнал

"Чтение 1", шины 104 и 149 - сигнал

"Информация от абонента" ИНФ-А (обратная полярность); шины 105 и 148— сигнал запроса на байт информации; шины 106 и 150 — сигнал "конец обмена" шина 109 - сигнал занесения ин-формации н регистр 1 данныху шины

110 и 152 — сигнал запроса на байт 10 информации; шины 112 и 133 — сигнал занесения в регистр 1 команд, шина

113 - сигнал "Сброс общий", поступающий из ON по шинам 11; шина 134 сигнал запроса на передачу устрой- 5 ством ГИ-И; шина 135 - Запрос на байт информации (ЗП-И), шина 136 стробирующий сигнал, сопровождающий байт информации," шина 137 — сигнал запроса на передачу со стороны ли- 20 ний; шина 138 - сигнал запроса на. байт информации (ЗП-П), шины 139 и 167 - сигнал нулевое состояние триггера 77 блока 3, определяющего начало обмена, шина 140 — сигнал, выданаемый в ответ на запрос на начало передачи, приходящий с линий связи (СП1-П); шина 142 — сигнал

"Прием команды", по которому происходит занесение кода команды н ре- гистр 8 команд; шина 143 - код команды "Прием 2"," шины 144 и 165 команда "Передача 1"у шина 146 прием РД2 - сигнал, по которому производится занесение данных в буферный регистр 9 данных; шины 147 и 166 — сигнал "Прием 1" — команда в ОИ; шины 156 и 164 — сигнал общего сброса или прекращения передачи; шины 157 и 161 — сигнал, снимаемый с единичного выхода триггера 120 40 блока 4 "Приме команды 1"; шина 160сигнал запроса на установление связи с ON по инициативе линий связи (" Запрос ТрВ-А"); шина 153 - сигнал общей готовности линий связи, ши-, 45 на 151 — сигнал "Передача 2" (код команды "Запись" ).

Устройство работает следующим образом.

Обмен информацией осуществляется между каналом основной ЭВМ (не пока- ®О эан) и одной из линий связи. Вводя последовательность начальной выборки (НВ), канал на шинах 10 выставляет адрес устройства в сопровождении сигнала идентификации, который поступает иэ канала ON по шине 159 в блок 3. При опознавании своего адреса на вход элемента И-НЕ 58 приходит сигнал по шине 162 и, ест устройство не было подключено к ка- :6Q калу (триггер 72 находится в нулевом состоянии) и опознало себя (на выходе элемента И-НЕ 73 сигнал имеет единичный уровень), то триггер 59 переходит в единичное состояние. 65

После прихода из канала ON сигнала по шине 168 происходит переход в единичное состояние триггера 71 через элемент И-НЕ 69 (триггер 59 находится в состоянии "1") и в канал ОМ выдается сигнал по шине 169.

В ответ на это канал ON сбрасывает сигнал на шине 159, что позволяет передавать н канал ON через элемент

И 61 по шине 170 единичное состояние триггера 59 ° Получив сигнал по шине 170, канал выдает по шине 92 сигнал, при помощи которого на выходе элемента И 63 формируется сигнал по шине 93 (триггеры 59 и 71 находятся в "1"), поступающий на регистр 1 и являющийся стробом для занесения кода команды по шинам 10 из ON, По сигналу на шине 92 производится сброс триггера 60 через элемент

И-HE 62, а также установка в единичное состояние через элемент И-НЕ 64 триггера 66. Однако выдача в канал этого сигнала не производится до тех пор, пока канал не сбросит сиг нал на шине 92. После сброса этого сигнала по шине 94 (через элемент

И 68) в канал ON передается сигнал, а затем при .поступлении сигнала по шине 95 производится сброс триггера 67 через элемент И-HE 62. Проце-дура НВ заканчивается сбросом каналом сигнала на шине 95.

Если при выполнении процед