1067506 - Устройство для контроля и диагностики цифровых блоков

Устройство для контроля и диагностики цифровых блоков

Иллюстрации

Показать все

Реферат

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И ДИАГНОСТИКИ ЦИФРОВЫХ БЛОКОВ, содержащее блок управления, сигнатурный анализатор, блок выбора следующего канала, регистр коммутации, регистр каналов, блок магистральных коммутаторов , схему сравнения, причем первый выход блока управления соединен с первым входом блока выбора следующего канала, выход которого подключен к первому входу блока управления , второй выход блока управления подключен к входу записи регистра коммутации, первый выход которого подключен к первому входу блока маги стральных коммутаторов, первый выход которого является выходом устройства , третий выход блока управления подключен к входу записи регистра каналов, выход которого подключен к первому входу схемы сравнения, выходом подключенной к второму входу блока управления, четвертый, пятый и шестой выходы блока управления подключены соответственно.к первому, второму и третьему входам сигнатурного анализатора, отличающееся тем, что, с целью уменьшения объема оборудования оно содержит регистр адреса, счетчик адреса , блок постоянной памяти, триггер, счетчик каналов, первый и вторЬй мультиплексоры, коммутатор, первый вход кюторого является информационным входом устройства, а выход подключен к четвертому входу сигнатурного анализатора, второй вход комму-, татора подключен к выходу первого мультиплексора, первый вход которого подключен к второму выходу блока магистральных коммутаторов, второй вход которого подключен к второму выходу регистра коммутации и к перт вому входу второго мультиплексора, выход которого подключен к второму входу первого мультиплексора и к третьему входу блока управления, седьмой и восьмой выходы которого подключены соответственно к счетному и установочному входам счетчика каналов, выход которого подключен к третьему входу первого мульти-§ плексора и к вторым входам второго КЛ мультиплексора и схемы сравнения, девятый выход блока управления подключен к входу занесения регистра 1 адреса, счетный вход которого под ,ключен к второму выходу блока управ-g ления, информационный вход регистра I адреса является адресным входом уст4 ройства, а выход подключен к информационному входу счетчика адреса, 1 счетный вход и вход занесения которого подключены соответственно к десятому и одиннадцатому выходам .блока сд управления, двенадцатый выходблока управления подключен к установочным о а: входам регистра коммутации и реги- : стра каналов, выход счетчика адреса подключен к адресному входу блока постоянной памяти, выход которого подключен к третьему входу блока магистральных коммутаторов, вторым входам регистра коммутации, регистра каналов и к входу установки триггера, вход сброса которого подключен к первому выходу блока управления, единичный выход триггера подключен к четвертому входу блока управления, пятый вход которого является входом . Пуск устройства, шестой вход которого является входом Общая сигна

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУ6ЛИН

Ц5Р G 06 F 11/1 6

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗ06РЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCH0MV СВИДЕТЕЛЬСТВУ (21 ) 3401629/18-24 (22) 22,02,82 (46) 15.01.84. Бюл. Р 2 (72) В.Д. Руденко и В.И. Шилинговский (53) 681.3(088.8) (56.) 1. Авторское свидетельство СССР

Р 618742, кл. G 06 F 11/22, 1975.

2. Авторское свидетельство СССР

М 960825, кл. G 06 F 11/16, 1980 (прототип); (54 ) (57 ) 1 . УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

И ДИАГНОСТИКИ ЦИФРОВЫХ БЛОКОВ, содер. жащее блок управления, сигнатурный анализатор, блок выбора следующего канала, регистр коммутации, регистр каналов, блок магистральных коммутаторов, схему сравнения, причем первый выход блока управления соединен с первым входом блока выбора следующего канала, выход которого подключен к первому входу блока управления, второй выход блока управления подключен к входу записи регистра коммутации, первый выход которого подключен к первому входу блока маги стральных коммутаторов, первый выход которого является выходом устройства, третий выход блока управления подключен к входу записи регистра каналов, выход которого подключен к первому входу схемы сравнения, выходом подключенной к второму входу блока.управления, четвертый, пятый и шестой выходы блока управления подключены соответственно.к первому, второму и третьему входам сигнатурного анализатора, о т л и ч а ющ е е с я тем, что, с целью уменьшения объема оборудования оно содержит регистр адреса, счетчик адреса, блок постоянной памяти, триггер, счетчик каналов, первый и вторьй мультиплексоры, коммутатор, первый вход кьторого является информационным входом устройства, а выход подключен к четвертому входу сигнатурного анализатора, второй вход комму-. татора подключен к выходу первого мультиплексора, первый вход которого подключен к второму выходу блока

Ч магистральных коммутаторов, второи вход которого подключен к второму выходу регистра коммутации и к пер-. вому входу второго мультиплексора, выход которого подключен к второму входу первого мультиплексора и к третьему входу блока управления, седьмой и восьмой выходы которого подключены соответственно к счетному и установочному входам счетчика каналов, выход которого подключен к третьему входу первого мульти- 9 плексора и к вторым входам второго мультиплексора и схемы сравнения, девятый выход блока управления подключен к входу занесения регистра адреса, счетный вход которого под ключен к второму выходу блока управ- Я ления, информационный вход регистра1 адреса является адресным входом уст- . ройства, а выход подключен к информационному входу счетчика адреса, счетный вход и вход занесения которого подключены соответственно к десятому и одиннадцатому выходам .блока управления, двенадцатый выход блока управления подключен к установочным входам регистра коммутации и регистра каналов, выход счетчика адреса подключен к адресному входу блока постоянной памяти, выход которого подключен к третьему входу блока магистральных коммутаторов, вторым входам регистра коммутации, регистра каналов и к входу установки триггера, вход сброса которого подключен к первому выходу блока управления, единичный выход триггера подключен к четвертому входу блока управления, пятый вход которого является входом, "Пуск" устройства, шестой вход которого является входом "Общая сигна1067506 тура вЂ” канальная сигнатура" устройства, åäüìîé вход которого является входом режима "Одиночный вЂ” циклический" устройства, третий и четвертый входы коммутатора являются управляющими входами режима "Общая сигнатура вЂ” канальная сигнатура" и "Контроль произвольной точки" устройства соответственно.

2. Устройство по п.1, о т л и ч а ю щ-е е с я тем, что блок управ ления содержит генератор тактовых импульсов, первый и второй триггеры, третий мультиплексор, первый и второй элементы И, формирователь одиночного импульса, дешифратор перехо .дов, дешифратор управляющих сигналов, счетчик, шифратор, шесть элементов

И подключен к единичному выходу первого триггера, установочный вход которого подключен к восьмому выходу дешифратора управляющих сигналов, инверсный выход третьего мультиплексора подключен к входу синхронизации дешифратора управляющих сигналов, адресные входы третьего мультиплексора, дешифратора переходов, дешифратора управляющих сигналов соответственно объединены и подключены к соответствующим выходам счетчика, счетный вход которого подключен к выходу второго элемента И, а вход сброса объединен с вторым установочным входом второго триггера и подключен к выходу формировате,ля одиночного импульса, вход которого является входом "Пуск" устройства, первый вход первого элемента

ИЛИ шифратора объединен с первым вх дом пятого элемента ИЛИ шифратора и подключен к четвертому выходу дешифратора переходов, второй вход первого и первый вход четвертого элементов ИЛИ шифратора объединены и подключены к шестому выходу дешифратора переходов, третий вход первого и вторые входы четвертого и пятого элементов ИЛИ шифратора объединены и подключены к седьмому выходу дешифратора переходов, четвертый вход первого и третий вход пятог :: элементов ИЛИ,шифратора объеиинены и подключены к девятому выходу дешифратора переходов, пятый вход первого, первый вход второго, третий вход четвертого и четвертйй вход пятого элементов ИЛИ шифратора объе.динены и подключены к десятому выходу дешифратора переходов, шестой вход первого, второй вход второго и четвертый вход четвертого элементов ИЛИ шифратора объединены и подключены к одиннадцатому выходу дешифратора переходов, седьмой вход первого,третий вход второго и первый вход третьего элементов ИЛИ шифратора объединены и подключенй к двенадцатому выходу дешифратора переходов, восьмой вход первого и пятые входы четвертого и пятого элементов ИЛИ шифратора объединены и подключены к четырнадцатому выходу дешифратора переходов, девятый вход первого, четвертый вход второго, второй вход третьего и шестой вход пятого элементов ИЛИ шифратора объединены и подключены к пятнадцатому выходу дешифратора переходов, выходы первого, второго, третьего, четвертого и пятого элементов ИЛИ шифратора подключены к соответствую щим входам занесения счетчика, первый вход первого элемента ИЛИ под ключен к первому выходу дешифратора управляющих сигналов, второй выход которого является третьим выходом блока управления, второй вход второго и первый вход третьего элементов

ИЛИ объединены и подключены к шестому выходу дешифратора управляющих сигналов, тринадцатый выход которого .подключен к второму входу третьего элемента ИЛИ, третий вход которого объединен с третьим входом второго элемента ИЛИ и подключен к одиннадцатому выходу дешифратора управляющих сигналов, первые входы второго, четвертого, пятого и шестого элементов

ИЛИ и вход элемента НЕ объединены и подключены к выходу формирователя одиночного импульса, второй вход четвертого элемента ИЛИ подключен к третьему выходу дешифратора управляющих сигналов и является пятым выходом блока управления, вторые входы пятого и шестого элементов

ИЛИ объединены и подключены к девятому выходу дешифратора управляющих сигналов, выход шестого элемента.

ИЛИ подключен к входу сброса первого триггера,, нулевой и пятый выходы дешифратора управляющих сигналов являются соответственно вторым и седьмым выходами блока управления, выходы первого, второго, третьего,четвертого и пятого элементов NIH u элемента НЕ являются соответственно десятым, восьмьм, шестым, первым, двенадцатым., одиннадцатым и девятым выходами блока управления, выход первого элемента И является четвер10б7 506 тым выходом блока управления, нулевой, первый, второй, третий, пятый, восьмой и тринадцатый информационные входы третьего мультиплексора объединены и подключены к шине единичного потенциала, четвертый, шестой, девятый, десятый, двенадцатый и четырнадцатый информационные входы третьего мультиплексора

Изобретение относится к области вычислительной техники и предназначено для тестового контроля и диагностики цифровых блоков, узлов и приборов. 5

Известно устройство для тестового контроля циФровых узлов цифровой вйчислительной машины, содержащее блок памяти (терминалов, предназначенный для хранения тестовой

10 программы, блок ввода, через который передается информация из блока памяти s регистр тестов или регистр управления, дешифраторы, управляющие работой переключателей, которые служат для подключения напряжений, вырабатываемых блоком опорных напряжений, к схемам сравнения, формирователи входных сигналов и индикаторы 11 .

Недостатком этого устройства яв- 20 ляется то, что оно не может быть применено для контроля блоков, на которые необходимо подавать стимулирующие сигналы. с высокой частотой, так как скорость ввода стимулирующих сигна- 25 лов ограничивается устройством ввода.

Другим недостатком является невозможность подачи на его входы циклических последовательностей стимулирующих сигналов, что позволяло бы 30 наблюдать ответные реакции контролируемого блока с целью диагностики, например, на экране осциллографа,так как в этом устройстве нет блока, обеспечивающего циклическое формиро- 35 вание стимулирующих сигналов с достаточно высокой частотой. Кроме того устройство не позволяет проводить диагностику до элемента включительиов контролируемом блоке.

40 . Наиболее близким к данному изобретению является устройство для контроля и диагностики логических узлов, содержащее блок терминалов, блок вво. да-вывода, три регистра, блок опорных напряжений, каналы по числу кон-. тактов проверяемого узла, каждый канал содержит дешифратор, переключатель, узел сравнения, формирователь являются соответственно третьим, вторым, четвертым, шестым, седыаьич и первым входами блока управления, седьмой и пятнадцатый входы третьеzo мультиплексора объединены и подключены к шине нулевого потенциала, выход формирователя одиночного импуль са является двенадцатым выходом блока управления. импульса, причем выход блока терминалов соединен с первым входом блока ввода-вывода, первый выход которого соединен с входом блока терминалов, второй вход блока ввода-вывода соединен с входом второго регистра и вторым входом первого регистра, выходы третьего регистра соединены соответственно с управляющими входами дешифраторов, выходы которык соответственно с первыми входами переключателей, вторые входы которых соединены с выходом блока опорных напряжений, первые выходы переключателей соединены соответственно с первыми информационными входами узлов сравнения, вторые информационные входы которых соединены соответственно с выходными контактами проверяемого узла, входные контакты которого соединены соответственно с выходами формирователей, входы которых соединены соответственно со вторыми выходами переключателей, а также элемент И-ИЛИ, регистр сдвига, блок управления, преобразователь импульсного сигйала в сигнатуру, два блока памяти, причем управляющий вход регистра сдвига соединен с первым входом блока управления, вто.оой выход которого соединен с управляющими входами узлов сравнения, первая группа выходов блока управления соединена с управляющими входами первого и второго блоков памяти,выходы первого блока памяти соединены соответственно с информационными входами дешифраторов,выходы второго блока памяти соединейы с группой информационных входов регистра сдвига, выходуа которого соединены .с входами третьего регистра и с информационными входами первых блоков памяти, информационный вход регистра сдвига соеДиней с выходом элемента И-ИЛИ, первый вход которого соединен с пер.вым входом блока преобразования тй"

«Ю импульсного сигнала в сигнатуру и является входом устройства-, второй вход элемента И-ИЛИ соединен с вто1067506 рым выходом первого регистра,пеовый вход которого соединен с выходом регистра сдвига, второй вход первого регистра соединен с выходом блок преобразования импульсного сигнала в сигнатуру, выход второго регистра соединен с первым входом блока управ. ления, третий выход которого соединен с вторым входом элемента И-ИЛИ, третий вход блока ввода-вывода соединен с второй группой выходов блока 10 управления, третья группа выходов которого соединена с вторым входом блбка преобразования кода, второй вход блока управления соединен с выходом второго регистра 121. 15

Недостаток устройства вЂ” его сложность, которая обуславливает низкую надежность работы.

Цель изобретения - уменьшение объема оборудования. 20

Поставленная цель достигается тем, что в устройство, содержащее блок управления, сигнатурный анализатор, блок выбора следующего кана ла, регистр коммутации, регистр каналов, блок магистральных коммутаторов, схему сравнения, причем первый выход блока управления соединен с первым входом блока выбора следующего канала, выход которого подключен к первому входу блока управления, второй выход блока управления подключен к входу записи регистра коммутации, первый выход которого подключен к первому входу блока магистральных коммутаторов, первый выход которого является выходом устройства, третий выход блока управления подключен к входу записи регистра каналов, выход которого подключен к первому входу схемы сравнения, выходом подключен- 4О ной к второму входу блока управления, четвертый, пятый и шестой выходы блока управления подключены соответственно к первому, второму и третьему входам сигнатурного анализатора, введены регистр адреса, счетчики адреса, ° блок постоянной памяти, триггер, счетчик каналов, первый и второй мультиплексоры, коммутатор, первый вход которого является информационным входом устройства, а выход подключен к четвертому входу сигнатурного анализатора, второй вход коммутатора подключен к выходу первого мультиплексора, первый вход которого подключен к второму выходу блока магистральных коммутаторов, второй ьход которого подключен к" второму выходу регистра коммутации и к первому входу второго мультиплексора, выход которого подключен 6О к второму входу первого мультиплек-. сора и к третьему входу блока управления, седьмой и восьмой выходы которого подключены соответственно к счетному и установочному вхо-65 дам счетчика каналов, выход которого подключен к третьему входу первого мультиплексора и к вторым входам второго мультиплексора и схемы сравнения, девятый выход блока управления подключен к входу занесения регистра адреса, счетный вход которого подключен к второму выходу блока управления, информационный вход регистра адреса является адресным входом устройства, а выход подключен к информационному входу счетчика адреса, счетный вход и вход занесения которого подключены соответственно, к десятому и одиннадцатому выходам блока управления, двенадцатый выход блока управления подключен к установочным входам регистра. коммутации и регистра каналов, выход счетчика адреса подключен к адресному входу блока постоянной памяти, выход которого подключен к третьему входу блока магистральных коммутаторов, вторым входам регистра коммутации, регистра каналов и к входу установки триггера, вход сброса которого подключен к первому выходу блока управления, единичный выход триггера подключен к четвертому входу блока управления, пятый вход которого является входом

"Пуск" устройства, шестой вход которого является входом "Общая сигнатура - канальная сигнатура" устройства, седьмой вход которого является входом режима "Одиночный - циклический" устройства, третий и четвертый входы коммутатора являются управляющими входами режима "Общая сигнатура канальная сигнатура" и "Контроль произвольной точки" устройства соответственно, Кроме того, блок управления содержит генератор тактовых импульсов, первый и второй триггеры, третий мультиплексор, первый и второй элементы И, формирователь одиночного импульса, дешифратор переходов, дешифратор управляющих сигналов, счетчик, шифратор, шесть элементов

ИЛИ, элемент И-НЕ, причем выход генератора тактовых импульсов подключен к первым входам первого и второго элементов И и к первому установочному входу второго триггера, единичный выход которого подключен к второму входу второго элемента И, третий вход которого объединен с входом синхронизации дешифратора переходов и подключен к прямому выходу третьего мультиплексора, вход синхронизации которого подключен к нулевому выходу второго. триггера, вход сброса которого подключен к двенадцатому выходу дешифратора управляющих сигналов, второй вход первого элемента И подключен к единичному выходу первого триггера, установочный вход которого подклю1067506 чен к восьмому выходу дешифратора управляющих сигналов, инверсный выход третьего мультиплексора подключен к входу синхронизации дешифратора управляющих сигналов, адресные входы третьего мультиплексора, дешифратора переходов, дешифратора управляющих сигналов соответственно объединены и подключены к соответствующим выходам счетчика, счетный вход которого подключен к выходу 30 второго элемента И, а вход сброса объединен с вторым установочным вхо. дом второго триггера и подключен к выходу Формирователя одиночного импульса, вход которого является вхо- 15 дом "Пуск" устройства, первый вход первого элемента ИЛИ шифратора объединен с первым входом пятого элемента ИЛИ шифратора и подключен к четвертому выходу дешифратора переходов, второй вход первого.и первый вход четвертого элементов ИЛИ шифратора объединены и подключены к шестому выходу дешифратора переходов, третий вход первого и вторые входы четвертого и пятого элементов ИЛИ шифратора объединены и подключены к седьмому выходу дешифратора переходов, четвертый вход первого и третий вход пятого элементов ИЛИ шифратора объединены и подключены к девятому выходу дешифратора переходов, пятый вход первого, первый вход второго, третий вход четвертого и четвертый вход пятого элементов ИЛИ шифратора объединены и подключены к десятому выходу дешифратора переходов, шестой вход первого, второй вход второго и четвертый вход четвертого элементов

ИЛИ шифратора объединены и подключены к одиннадцатому выходу дешифра- 40 тора переходов, седьмой вход перво.го, третий вход второго и первый вход третьего элементов ИЛИ шифратора объединены и подключены к двенадцатому выходу дешифратора перехо- 45 дов, восьмой вход первого и пятые входы четвертого и пятого элементов

ИЛИ шифратора объединены и подключены к четырнадцатому выходу дешифратора переходов, девятый вход первого, четвертый вход второго, второй вход третьего и шестой вход пятого элементов ИЛИ шифратора объединены и подключены к пятнадцатому выходу дешифратора переходов, выходы первого второго, третьего, четвертого и пятого элементов ИЛИ шифратора подключены к соответствующим входам занесения счетчика, первый вход пер вого элемента ИЛИ подключен к первому выходу дешифратора управляющих 40 сигналов, второй выход которого является третьим выходом блока управления, второй вход второго и первый вход третьего элементов ИЛИ объеди,нены и подключены к.шестому выходу, 65 дешифратора управляющих сигналов, тринадцатый выход которого подключен к второму входу третьего элемента ИЛИ, третий вход которого объединен с третьим входом второго элемента ИЛИ и подключен к одиннадцатому выходу дешифратора управляющих сигналов, первые входы второго, четвертого, пятого и шестого элементов ИЛИ и вход элемента НЕ объединены и подключены к выходу формирователя одиночного импульса, второй вход четвертого элемента ИЛИ подключен к третьему выходу дешифратора управляющих сигналов и является пятым выходом блока управления, вторые входы пятого и шестого элементов

ИЛИ объединены и подключены к .девятому выходу дешифратора управляющих сигналов, выход шестого элемента ИЛИ подключей к входу сброса первого триггера, нулевой и пятый выходы дешифратора управляющих сигналов являются соответственно вторым и седьмым выходами блока управления, выходы первого, второго, третьего, четвертого и пятого элементов ИЛИ и элемента НЕ являются соответственно десятым, восьмым, шестым, первым, |двенадцатым, одиннадцатым и девятым выходами блока управления, выход первого элемента И является четвертым выходом блока управления, нулевой, первый, второй, третий, пятый, восьмой и тринадцатый информационные входы .третьего мультиплексора объединены и подключены к шине единичного потенциала, четвертый, шестой, девятый, десятый, двенадцатый и четырнадцатый информационные входы третьего мультиплексора являются соответственно третьим, вторым, четвертым, шестым, седьмым и первым входами блока управления, седьмой и пятнадцатый входы третьего мультиплексора объединены и подключены к шине нулевого потенциала, выход формирователя одиночного импульса является двенадцатым выходом блока управления.

B данном устройстве для диагностики неисправйостей в цифровой радиоаппаратуре используется метод сигнатурного анализа, который позволяет обнаруживать неисправные компоненты без их удаления из проверяемого устройства, следующим образом. При подаче на входы проверяемого устройства тестовых последовательностей снимаемые с выходов проверяемого устройства или выходов отдельных компонентов последовательности двоичных сигналов подаются на вход генератора сигнатур, который представляет собой генератор псевдослучайной двоичной последовательности, на вход которого через сумматор по модулю два подается проверяемая последовательность.

1067506

Генератор псевдослучайной последовательности представляет ре BcTp сдвига с обратными связями, которые через сумматор по модулю два соединяются с входами регистра сдвига. Если на вход генератора через сумматор по модулю два подать проверяемую последовательность, то это равносильно делению этой последовательности на характеристический многочлен генератора. После окончания деления проверяемых последовательностей на характеристический многочлен в регистре сдвига остаются остатки от деления, которые определяют вид входной последовательности и называются сигнатурами.

Вероятность необнаружения ошибки при сигнатурном анализе приблизительно равна "/ n где n ---количество раэрядон в регистре сдвига в

ГПСП, и не зависит от длины пронеряемой последовательности.

В данном устройстве тесты хранят" ся н блоке постоянной памяти (ПЗУ), который представляет набор сменных типовых модулей, что упрощает смену тестов при проверке разнотипных устройств, изменение тестов. Так как время считывания информации иэ ПЗУ значительно меньше чем из ОЗУ, то это позволит проводить диагностику устройств на .более высокой частоте, что увеличит достоверность проверки.

Разрядность ПЗУ в устройстве равна сумме количества входов и выхо- 35 дов н проверяемом устройстве плюс один разряд. В.этот дополнительный разряд записывается признак конца теста. Кадр теста хранится н P разрядах ПЗУ. Тест из кадров хранится 40 в (N+2)P разрядах ПЗУ. Каждый кадр теста хранится в ПЗУ по одному адресу. Первые два кадра теста служебные, которые не входят собственно в тест проверки. В Первом служебном кадре записана программа коммутации блока программных коммутаторов,благодаря чему возможна подача стимулирующих сигналов на проверяемое устройство и прием ответных реакций с проверяемого устройства. Коммутационная информация записывается B позиционном коде. Единица соответствует входу проверяемого устройства, а нуль - выходу. Во втором служебном кадре записано в двоичном коде количество каналов (суммарное количество входов и выходов) в проверяемом устройстве.

С третьего кадра начинается собственно тест, который кончается N+2 60 кадром, если собственно тест состоит из m кадров.

В устройстве возможно получение одной общей сигнатуры проверяем о устройства, которое подключает- 65 ся к устройству через разъем. Это достигается благодаря многократной подаче теста (служебные кадры подаются только один раз1 на проверяемое устройство по количеству выходных каналов н проверяемом устройстне.

Причем ответная реакция проверяемого устройства по каждому выходному каналу поступает по очереди на сигнатурный анализатор, что позволяет получить на информационном входе сигнатурного анализатора непрерывный поток информации, который "сжима ется" сигнатурным анализатором до сигнатуры, по которой можно судить о исправности проверяемого устройства.

В случае получения неправильной общей сигнатуры можно снять сигнатуры каждого выходного канала и обнаружить канал, с выхода которого поступает неправильный поток информа. ции. Это поэнолит локализовать Уруп,пу микросхем, среди которых есть неисправная. Затем путем последовательного снятия сигнатур в локализованной группе микросхем найти точку в схеме с неправильной сигнатурой, что позволит обнаружить неисправную микросхему..

На фиг. 1 предстанлена структурная схема устройства; на фиг. 2 и

3 вЂ” функциональная схема блока управ. ления и блок-схема алгоритма его работы.

На фиг. 1 обозначено: блок 1 управления, регистр 2 адреса счетЧик 3 адреса, блок 4 постояниой памяти, блок 5 выбора следующего канала, счетчик 6 каналов, сигнатурный анализатор 7, коммутатор 8, блок 9 магистральных коммутаторов, триггер 10, регистр 11 коммутации, регистр 12 каналов, первый 13 и второй 14 мультиплексоры, схема сравнения 15, адресный вход 16, вход-выход 17 и информационный вход 18 устройства. На фиг. 2 и 3 обозначено: генератор 19 тактовых импульсов, первый 20 триггер, третий мультиплексор 21, первый элемент И 22, формирователь 23 одиночного импульса, второй триггер 24, дешифратор

25 переходов, дешифратор 26 управляющих сигналов, второй элемейт И 27, счетчик 28, шифратор 29, элементы

ИЛИ 30-40 элемент И-НЕ 41, выходы с первого по двенадцатый 42-53, входы с первого по седьмой 54-60, номера проводов н жгутах 61-70, 71-79, 80-89, номера блоков алгоритма 90105 на блок-схеме.

Блок 1 управления задает режимы работы всего устройства в соответствии с алгоритмом, показанным на фиг. 3. Режим работы блока 1 управления определяется входными сигнала1067506

10 ми, которые подаются на информационные входы мультиплексора 21, последовательность анализа которых определя. ется содержимым счетчика 28 состояний. Если в счетчике 28 записан код, по которому выбирается информационный вход мультиплексора 21, на который поступает "1", то она с прямого, выхода мультиплексора 21 поступает на элемент И 27, разрешая прохождение следующего ТИ на счетный вход 10 счетчика 28, и на разрешающий вход дешифратора 25 переходов, запрещая его работу.

Одновременно с инверсного выхода мультиплексора 21 инвертированная 5

"1" поступает на разрешающий вход дешифратора 26 управляющих сигналов, в результате íà его выходе,номер которого соответствует коду, поступающему на входы дешифратора

26 с выхода счетчика 28, сформируется сигнал, который выполнит оператор, номер которого равен коду, записанному в данном такте в счетчике 28.

С приходом следующего ТИ счетчик 28 перейдет в следующее по порядку состояние, т,е, его содержимое увеличится на единицу. В соответствии с новым кодом в счетчике

28 анализируется следующий по порядку информационный вход мультиплексора 21, т.е. блок 1 управления переходит к выполнению следующего по порядку оператора алгоритма.

Если по коду, записанному в счет- 35 чике 28, выбирается информационный вход мультиплексора 21, на который подается "0", то он с прямого выхода мультиплексора 21 поступает на элемент И 27, запрещая прохождение 40 следующего ТИ на счетный вход счетчика 28, и на разрешающий вход дешифратора 25 переходов, разрешая его работу. Одновременно с инверсного выхода мультиплексора 21 инвер- 45 тированный "0" поступает на разрешающий вход дешифратора 26 управляющих сигналов, запрещая его работу.

A на выходе дешифратора 25, номер которого соответствует коду, поступа. ющему на вход дешифратора 25 с выхода счетчика 28, сформируется сигнал, который подается на шифратор.

29, на соответствующем выходе которого сформируется код, который запи сывается в счетчик 28 состояиий.

Причем код определяется соединением этого выхода дешифратора.25 с элементами 30-34 ИЛИ шифратора 29. Поэтому содержимое счетчика 28 состояний может как увеличиваться, так и 60 уменьшаться на произвольное количест. во единиц. В соответствии с новым кодом в счетчике 28 анализируется информационный вход мультиплексора

21, номер которого определяется содержимым счетчика 28 и блок 1 управления переходит к выйолнению оператора, номер которого не является следующим по порядку к выполненному предыдущему оператору.

Входы 59 и 60 могут быть в одном из двух положений: 59 вЂ” "Общая сигна- . тура" (OC) - "Канальная сигнатура" (КС), 60 вЂ” Одиночный (" Один" ) вЂ,Циклический (" Цикл" ).

При нуле на выходе 59 (ОС) устройство позволяет получить одну общую для всех каналов сигнатуру путем последовательной обработки ответных реакций каналов при подаче тестовых последовательностей на входы проверяемого устройства. Причем тест подается на входы проверяемого устройства столько раз, сколько выходных каналов у проверяемого устройства.

При единице на входе 59 (КС) устройство позволяет получать последо-вательно одну за другой по возрастанию номера канала сигнатуры для каждого канала. Переход от одного канала к другому происходит с помощью блока 5 выбора следующего канала Ro сигналу на его входе.

Вход 60 определяет работу устройства в одиночном режиме, когда формируется сигнатура по одному сигналу "Старт", или а циклическом режиме, когда формируется сигнатура многократно по множеству сигналов

"Старт".

Устройство позволяет получать общую сигнатуру как одиночную, так и циклическую. Канальные сигнатуры можно получать только в циклическом режиме, так как при нуле на входе 60 (" Одиночный" ) устрой-. ство прерывает работу, индицируя сиг натуру последнего проверенного канала.

Регистр 2 адреса предназначен для хранения адреса начала теста, который хранится в блоке 4. Начальный адрес набирается, вручную на входе 16.

Счетчик 3 адреса предназначен для обхода всех адресов блока 4, начиная с адреса начала теста, по которым записан тест проверки контролируемого устройства.

Блок 4 предназначен для хранения тест-программ.

Блок 5 выбора следующего канала предназначен для управления последо-. вательным получением канальных сигнатур путем подачи сигнала по управляющему входу.

Счетчик 6 каналов предназначен для пЬдсчета количества проанализированных каналов.

Сигнатурный анализатор 7 предназначен для формирования сигнатур из информационных последовательностей, которые поступают в режимах ОС и KC с выхода мультиплексора 13, а в ре1067506

12 жиме "Контроль произвольной точки" (КОТ), вЂ” с информационного входа 18, который представляет щуп, на который подается проверяемая информация, путем касания наконечником щупа проверяемой точки. Информационный вход сигнатурного анализатора 7 соединяет. ся с выходом коммутатора 8. На первые три входа сигнатурного анализатора 7 подаются с блока 1 управления сигналы "Старт", "Стоп" и тактовые импульсы (ТИ).

Сигнатурный анализатор 7 является выходным блоком устройства, на индикаторе которого отображается сигнатура - результат проверки логических блоков.

Коммутатор 8 предназначен для коммутации входной информации с информационным входом сигнатурного анализатора 7. Здесь возможны два режима ОС-КС или КПТ.

При единице на третьем входе (0C-КС) блока 8 на информационный вход сигнатурного анализатора 7 информация поступает с выхода мультиплексора 13, при единице на четвертом входе (КПТ) блока 8 вЂ” с входа 18.

Блок 9 магистральных коммутаторов предназначен для подключения входных и выходных каналов проверяемого устройства через вход-выход 17 устройства с блока 4, в котором хранятся тест-программы, и через мультиплексор 13 с информационным входом сигна. турного анализатора 7.

Триггер 10 предназначен для хранения признака окончания теста, кото" рый поступает из блока 4.

Регистр 11 коммутации предназначен для хранения программы коммутации, записываемой первым кадром тестпрограмьы из блока 4. Информационные входы регистра 11 соединены с выходами блока 4.

Регистр 12 каналов предназначен для хранения количества каналов в проверяемом устройстве, которое записывается вторым кадром тест-программы.иэ блока 4. Информационные входы регистра 12 соединены с выходами блока 4.

Мультиплексоры .13 и .14 предназначены.для организации потоков информации с выходов проверяемого устройства в один поток, который с выхода мультиплексора 13 поступает на информационный вход сигнатурного анализатора 7.

Схема 15 сравнения предназначена для сравнения содержимого счетчика

6 каналов и регистра 12 каналов.

Устройство работает в следующих режююаж: ОС, Первый режим может быть как оди« ночным, так и циклическим.

Устройство для контроля и диагностики цифровых блоков

Патент 1067506