Синтезатор частот

Синтезатор частот

Иллюстрации

Показать все

Реферат

 

СИНТЕЗАТОР ЧАСТОТ, содержащий последовательно соединенные первый накопительный регистр, цифроаналоговый сумматор и перестраиваемый генератор, выход которого соединен с тактовьам-входом первого накопительного регистра и с первым тактовым.входом цифроаналогового сумматора, к второму кодового входу которого подключен выход второго накопительного регистра, и опорный генератор, выход которого подключен к тактовому входу второго накопительного регистра и к второму .тактовому входу цифроаналогового сумматора, первый и второй импульсные входы которого соединены соответственно с выходом импульсов переполнения первого и второго накопительного регистров , отличающийся т.ем, что, с целью расширения диапазона выходных частот, между выходом э пульсов переполнения первого накопительного регистра и кодовым входом второго накопительного регистра введены последовательно соединенные цифровой частотный компаратор, блок управления и первый реверсивный регистр, а также введены второй реверсивный регистр и блок сравнения, первый и второй кодовые входы которого соединены соответственно с кодовыми входом и выходом второго реверсивного регистра, кодовый выход которого также соединен с кодовым, входом первого накопительс S ного регистра, знаковые входы первого и второго реверсивных регистров объединены и подключены к знаковому выходу блока управления, второй ш пульсный выход которого соединен с тактовым входом второго реверсивного регистра, другой вход цифрового частотного компаратора подключен к выходу импульсов переполнения второго накопительО ного регистра, выход блока сраво нения соединен с входом блокиров;КИ блока управления, первый и вто-4 рой сигнальные входы которого соо: единены соответственно с выходами опорного и перестраиваемого генео со раторов .

COOS СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

1(5П Н 03 1 7 22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbITHA (21) 3446030/18-09 (22) 27. 05. 82 (46) 15. 01.84. Бюл. Р 2 (72) В.И.Козлов, Б.С.Боборыкин, A.Ï.Ìèêðþêoâ, И.Е.Чеченя и Г.Д.,Шумихин (53) 621. 373. 42 (088. 8) (56) 1.Патент США Р 3401353, кл. 331-11, 10. 09. 68.

2 . Патент CDJA Р 3913028, кл. 331-1А, 14.10. 75 (прототип) . (54) (57) СЙНТЕЗАТОР ЧАСТОТ, содержащий последовательно соединенные первый накопительный регистр, цифроаналоговый сумматор и перестраиваемый генератор, выход которого соединен с тактовым входом первого накопительного регистра и с первым тактовым входом цифроаналогового сумматора, к второму кодово;-у входу которого подключей выход второго накопительного регистра, и опорный генератор, выход которого подключен к тактовому входу второго накопительного регистра и к второму. тактовому входу цифроаналогового сумматора, первый и второй импульсные входы которого соединены соответственно с выходом импульсов переполнения первого и второго накопительного регистров, отличающийся тем, что, с целью расширения

„„SU„„0 А диапазона выходных частот, между выходом мпульсов переполнения первого накопительного регистра и кодовьм входом второго накопительного регистра введены последовательно соединенные цифровой частотный компаратор, блок управления и первый реверсивный регистр, а также введены второй реверсивный регистр и блок сравнения, первый и второй кодовые входы которого соединены соответственно с кодовыми входом и выходом второго реверсивного регистра, кодовый выход которого также соединен с кодовым, входом первого накопительного регистра, знаковые входы первого и второго реверсивных регистров объединены и подключены к знаковому выходу блока управления, второй импульсный выход которого соединен с тактовым входом второго реверсивного регистра, другой вход цифрового частотного компаратора подключен к выходу импульсов переполнения второго накопительного регистра, выход блока сравнения соединен с входом блокировки блока управления, первый и второй сигнальные входы которого соединены соответственно с выходами опорного и перестраиваемого генераторов.

1067603

Изобретение относится к радио"технике и может быть использовано для синтеза частот в радиопередаю- щих и радиоприемных устройствах, а также в измерительной технике.

Известен синтезатор частот, содержащий петлю фазовай автоподстройки, .включающую в себя перестраиваемый генератор (ПГ), делитель частоты с переменным коэффициентом деления (ДПКД), фазовый детектор (ФД), фильтр нижних частот и схему поиска, включающую в себя после-. довательно соединенные цифровой частотный компаратор (ЦЧК), счетчик и цифроаналоговый преобразователь (ЦАП), причем входы ФД и ЦЧК попарно соединены друг с другом и подключены к выходу ДПКД и опорному входу устройства, а выход ЦАП подключен к другому управляющему входу ПГ Ш .

Недостатком данного синтезатора частот является то, что параметры схемы поиска, определяющие скорость перестройки синтезатора, выбираются для каждой .системы отдельно в зависимости от инерционных свойств основной петли автоподстройки. Это создает неудобства и приводит к дополнительным затратам при разработке синтезатора, повышает вероятность неоптимального (с точки зрения быстродействия) выбора его параметров.

Наиболее близким к предлагаемому изобретению является синтезатор частот, содержащий последовательно соединенные первый накопительный регистр, цифроаналоговый сумматор и перестраиваемый генератор, выход которого соединен с тактовым входом первого накопительного регистра и с первым тактовым входом цифроаналогового сумматора, к второму кодовому входу которого подключен выход второго накопительного регистра, и опорный генератор, выход которого подключен к тактовому входу второго накопительного регистра и к второму тактовому входу цифроаналогового сумматора, первый и второй импульсные входы которого соединены соответственно с выходом импульсов переполнения первого и второго накопительных регистров (.21

Однако известный синтезатор. частот имеет недостаточный диапазон выходных частот из-за того, чта полоса прапускания автападстройки выбирается исходя иэ необходимой степени фильтрации помех, и поэто му.полоса захвата оказывается меньше полосы удержания.

Цель изобретения - расширение диапазона выходных частот.

Поставленная цель. достигается тем, что в синтезатор частот, содержащий последовательно соединенные первый накопительный регистр, цифроаналоговый сумматор и перестраиваемый генератор, выход которого соединен с тактовые входом первого накопительного регистра и с йервьз, тактовьм вхоЯом цифроаналогового сумматора к вто10 рому кодовому вхаду которого подключен выход второго накопительного регистра, и опорный генератор, выход которого подключен к такто- вому входу второго накопительного

15 регистра и к второму тактовому входу циФроаналогового сумматора, первый и второй импульсные входы которого соединены соответственно с выходами импульсов переполне20 ния первого и второго накопительных регистров, между выходом импульсов переполнения первого накопительного регистра и кодовым входом второго накопительного регистра введены последовательно соединенные ЦЧК, блок управления и первый реверсивный регистр, а также введенЫ второй реверсивный регистр и блок сравнения, первый и второй кодовые входы которого соединены соответственно с кодовыми входом и выходом второго реверсивного регистра, кодовый выход которого также соединен с кодовым входом первого накопительного регистра, эна35 ковые входы первого и второго рверсивнык регистров объединены и подключены к знаковому выходу блока управления, второй импульсный выход которого соединен с тактовым вхо40 дом второго реверсивного регистра, другой вход цифрового частотного компаратора подключен к выходу импульсов переполнения второго накопительного регистра, выход блока ° сравнения соединен с входом блокировки блока управления, первый и второй сигнальные входы которого соединены соответственно с выходами .опорного и ПГ. фиг. 1 представлена структурная схема предлагаемого синтезатора; .на фиг. 2 и 3 - варианты выполнения цифроаналогового сумматора и блока управления.

Синтезатор частот содержит первый накопительный регистр l, второй накопительный регистр 2, цифроаналоговый сумматор 3, перестраиваемый генератор 4, ЦЧК 5, блок 6 управления, первый реверсивный регистр

60 7, второй реверсивный регистр 8, блок 9 сравнения и опорный генератор 16.Цифроаналоговый сумматор содержит первый триггер 11, второй триггер 12, тРетий триггер 13, суммируФ

1067603

Первый и второй реверсивные регистры 7 и 8 преобразуют числа d. 50 и а поступающие на их входы, в

/ соответствующие им числа б k 6 и

0 4 С . Число Ы на выходе второго реверсивного регистра 8 сравнивается в исходным числом о в блоке 9 срав- 55 нения, который выдает сигнал в блок

6 управления при условии î (О., В блок

6 управления поступает также сигнал с выхода цифрового частотного компаратора 5, который в случае неравен- 60 ства частот импульсов переполнения

p (+) и. рб(t) при отсутствии синхроА .низации вырабатывает импульсы,ь.р() с разностной частотой. Блок 6 управления тактируется импульсами Яд (+) ющий цифроаналоговый преобразователь 14 и фильтр 15 нижних частот.

Блок управления включает в себя амплитудный детектор 16, мультивибратор 17, первый элемент И 18, пЕр".; вый AS-триггер 19, второй элемент

И 20, первый элемент 21 задержки, первый элемент ИЛИ 22, второй элемент 23 задержки, второй 8 -триггер

24, третий элемент И 25, третий элемент 26 задержки, второй элемент

ИЛИ 27, четвертый элемент. 28 задержки, третий RS-триггер 29, четвертый элемент И 30, пятый элемент 31 задержки, четвертый RS -триггер 32, пятый элемент K 33, и шестой эле- 15 мент 34 задержки.

Синтезатор частот работает следующим образом.

Иакопительные регистры 1 и 2 тактируются импульсами с выхода ПГ 20

4 и с выхода опорного генератора 10.

Под действием тактовых импульсов

ОА(+) с частотой А поступающих от перестраиваемого генератора 4, содержимое a (+) накопительного регистра 1 возрастает с каждым импульсом на величину Ck задаваемую этим числом на кодовом входе накопительного .регистра 1. аналогичным образом действует накопительный регистр 2, формируя функцию e L+) возрастающую на величину 6 -, при поступлении на его тактовый. вход импульсов опорной последовательНосТН 8Я> Ц) с частотой -В с Из 35 эа ограниченности емкости с накопительных регистров 1 и 2 огибающие процессов О® и 6() представляют собой пилообразные функции, средняя частота каждой из которых соответственно равна Ь - a /С), и 4g. В /с,, В цифроаналоговом сумматоре 3 функ." ция a(t) суммируется с функцией Ь(М снимаембй с инверсных выходов на. копительного регистра 2, результат суммирования преобразуется в ана . 45 логовую форму и поступает на управление частотой ПГ 4. перестраиваемого генератора 4 и импульсами Яь()опорного генератора 10.

Если в синтезаторе нет синхронизма, выходные импульсы цифрового частотного компаратора 5 преобразуются блоком 6 управления в сигнал на знаковом выходе, переводящий первый и второй реверсивные регистры

7 и.8 в режим сдвига .чисел Ь и (kГ вправо. Под действием тактовых импульсов с первого и второго импульсных выходов блока 6 управления числа

Ь и а. уменьшаются, крутизна характеристики фазового детектирования падает до тех пор, пока коэффициент усиления системы не входит в соответствие с инерционностью цифроаналогового сумматора 3, определяемой расположенным в нем фильтром нижних частот 15. Происходит синхронизация системы, импульсы на выходе цифрового частотного комйаратора 5 исчезают, и блок б управления переводит первый и второй реверсивные регистры 7 и 8 в режим сдвига чисел

6 и о! влево. Сдвиг чисел влево происходит до выполнения условия о =о ! при котором сигнал С(Х(СЛ принимает значение "нуль", и поступление импульсов с первого и второго импульсных выходов блока б управления прекращается.

Один из вариантов выполнения цифроаналогового сумматора (фиг.2) включает первый и второй триггеры 11 и 12, в которые записывают импульсы переполнения рА(t) и р (<) с помощью соответствующих тактовых импульсов ЫА (t) и Яб Ю., чем обеспечивается задцржка на один такт переключений третьего тригге-. ра 13 относительно переполнения на-. копительных регистров 1 и 2. Кодовые .сигналы о, И.) и Ь (+.). поступают на входы суммирующего цифроаналогового преобразователя 14, к входу старшего разряда которого подключен выход третьего триггера 13.

На фиг. 3 показан пример выполнения блока управления.

При неравенстве частот импульсных последовательностей pA (t) и р Й) на выходе цифрового частот, ного компаратора 5 появляются им: пульсы др() с разностной частотой

F-l(aОд-6 .4,)/с, ) . Ha выходе амплитудного детектора 16 появляется при этом сигнал, устанавливающий первый и второй реверсивные регистры и 8 в режим уменьшения чисел О. и 6 .. Этот же сигнал запирает мультивибратор 17. Импульсы др(<) поступают также на входы третьего и четвертого RS-триггеров 29 и 32.и переводят их в состояние, разрешающее прохождение импульсаМ Гэ (<) и . 8 (4) соответственно на выходы

При равенстве частот импульсных последовательностей рА(+) и р () импульсы Ар(1) на выходе ЦЧК 5 отсутствуют, на выходе амплитудного

5 10676 ю четвертого и пятого элементов И 30 и 33, после чего третий и четвертый

RS -триггеры 29 и 32 возвращаются в исходное состояние. Пятый и шестой элементы задержки 31 и 34 служат для предотвращения сбоев триггеров при совпадении импульсов

- ьр(t) с импульсами 8>(q) и 8 (ф),Далее через первый элемент ИЛИ 22 и второй элемент 23 задержки, а также через второй элемент ИЛИ 27 и четвертый элемент 28 задержки полученные импульсы поступают на тактовые входы реверсивных регистров

7 и 8. Второй и четвертый элементы задержки 23 и 28 служат для пре-. 15 дотвращения сбоев накопительных регистров 1 и 2. Это достигается разделением во времени-момента записи нового числа в накопительный регистр и момента завершения пе- ур реходного процесса в накопительном регистре.

03 детектора 16 появляется сигнал, отпирающий мультивибратор 17.

Импульсы мультивибратора 17 поступают на один из входов первого элемента И 18. Если на другом входе этого элемента присутствует сигнал (Q (03, ro импульсы проходят на вход . первого и второго QS-триггеров 19 и 24. При этом формирование тактовых импульсов идентично вышеописаннрму. При достижении равенства < =о. поступление импульсов прекращается, и система автоподстройки переходит в режим удержания. В предлагаемом синтезаторе

)частот устранено противоречие между полосой захвата и фильтрующими свойствами системы автоподстройки, При сколь угодно узкой полосе пропускания системы полоса захвата равна полосе удержания. При заданной полосе пропускания обеспечивается максимальное быстродействие, посколь. ку при отсутствии синхронизации коэффициент усиления автоматически снижается до максимального возможного значения, удовлетворякщего условию синхронизации.

1 067603 фее.2

ЬРЯ

Составитель В.Козлов

Редактор H.Boëoâèê Техред Л.Пилипенко

Корректор А. Повх

Заказ 11228/57 Тираж 868

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП. Патент, r. Ужгород, ул. Проектная, 4