Микропрограммное устройство для управления каналами эвм

Микропрограммное устройство для управления каналами эвм

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPGHOMY СВИДЕТЕЛЬСТВУ (21 ) 3502478/18-24 (22) 22.10.82 (46) 23.01.84. Вюл. 9 3 (72 ) М.A. Верига,. В.И. Овсянников, В. В. Погодаев, Е.A. Сиротко и A.È. Церлюкевич (53) 681.3(088.8) (56 ) 1. Процессор ЭВМ ЕС-1022.

Под ред. A.М. Ларионова. М., "Статистика", 1975.

2. Авторское свидетельство СССР

9 615478, кл. 0 06 F 9/22, 1980 (прототип). (54 ) (57) 1. МИКРОПРОГРАММНОЕ УСТРОИС1ВО

ДЛЯ УПРАВЛЕНИЯ КАНАЛАМИ ЭВМ, содержащее регистр микрокоманд, память микропрограмм, генератор синдромов, блок дешифрации, корректор одиночной ошибки, блок формирования. естественного адреса, блок формирования фиксированного адреса, узел синхронизации, узел фиксации запросЬв, регистр адреса, регистр возврата, элемент 2И-ИЛИ и мультиплексор условия, выход которого подключен к первому входу блока формирования естественного адреса, первый и второй выходы которого подключены соответственно к первым входам регистра адреса и регистра возврата, выходы которых подключены соответственно к первому и второму входам элемента

2И-ИЛИ, выход которого подключен к входу памяти микропрограмм, выход котОрой подключен к первому входу регистра микрокоманд, первый выход которого через информационные шины подключен к первым входам генератора синдромов и корректора одиночной ошибки, а второй выход через контрольные мины — к второму входу генератора синдромов, первый, второй и третий выходы которого подключены соответственно к первому, второму и третьему входам блока дешифрации, „„ЯО„„ДЩЯЯДД. A

3(59 0 06 Г 9 22 Г 06 1 26 выход которого подключен к второму входу корректора одиночной ошибки, выход которого является выходной информационной шиной устройства и подключен к первому входу блокировки узла синхронизации и первому входу мультиплексора условия и второму входу блока формирования естественного адреса, третий-вход которого и первый вход блока формирования фиксированного адреса подключены к первому выходу узла фиксации запросов, первый и второй входы, второй и третий выходы которого подключены соответственно к выходным шинам запросов первого и второго каналов и . входным шинам признаков этих каналов, выходные шины условия первого и второго каналов подключены к вторым входам мультиплексора условия и блока формирования фиксированного адреса, выход которого подключен к второму входу регистра адреса, выход узла синхронизации подключен к второму входу регистра микрокоманд и .третьим входам генератора синдромов и узла фиксации запросов, вход синхроимпульсов узла синхронизации подключен к выходным шинам синхронизации первого и второго каналов, о тл и ч а ю щ е е с я тем, что, с целью. увеличения быстродействия и упрощения устройства, оно содержит формирователь адреса теста и элемент

ИЛИ»НЕ, выход которого подключен к второму входу блокировки узла синхронизации, а первый и второй входы элемента ИЛИ-НЕ подключены соответственно к четвертому и пятому выходам генератора синдромов, пятый выход которого подключен также -к первому входу формирователя адреса теста., второй и третий входы которого подключены к выходным шинам признаков первого и второго каналов, а ! четвертый,и пятый входа - к четвер10б8938 тому и пятому выходам узла фиксации запросов, шестой и седьмой входы формирователя адреса теста подключены соответственно к выходу корректора одиночной ошибки и выходу узла синхронизации, первый и второй выходы формирователя адреса теста подключены соответственно к третьим входам мультиплексора условия и блока Формирования Фиксированного адреса, третий выход формирователя адресата подключен к четвертому входу узла запросов и третьему и четверто-, му входам элемента 2И-ИЛИ.

2. Устройство по п. 1, о т л ич а в щ е е с я тем, что формирователь адреса теста содержит триггер,, два элемента ИЛИ и три элемента И, выходы которых являются соответственно первым, вторым и третьим выходами формирователя, первый вход

Изобретение относится к вычисли-тельной технике и может быть исполь-, зовано при организации процессоров каналов в ЗИМ общего и специального назначения. 5

Известно микропрограммное устройство ЕС ЭВИ ряда 1, содержащее регистр микрокоманд, постоянную память, регистр адреса постоянной памяти и блок формирования адреса микрокоман- 10 ды, соединенные между собой. входами и выходами устройства с помощью адресных, управляющих и информационных шин Ш .

Недостатком данного устройства является сравнительно низкая надежность, так как в нем отсутствуют средства для обнаружения кратных и коррекции однократных ошибок в информационных трактах.

Наиболее близким техническим решением к предлагаемому изобретению является устройство, содержащее регистр микрокоманд, управляющую память, генератор синдромов, блок де- 25 шифрации, корректор одиночной ошибки, блок формирования естественного адреса, блок формирования фиксированного адреса, узел синхронизации, узел запросов, регистр адреса, ре- у0 гистр возврата, элемент 2И-ИЛЙ и мультиплексор условия, выход которого подклвчен к первому входу блока формирования естественного адреса, первый и второй выходы которого под- 35 клвчены к первым входам регистра адреса и регистра возврата, выходы, первого элемента И является первым входом формирователя, и второй вход соединен с первым выходом триггера, первый вход которого является седьмым входом формирователя, а второй вход соединен с выходом первого элемента ИЛИ, входы которого являются соответственно вторым и третьим входами формирователя, четвертый и пятый входы которого соединены с первыми, вторыми входами второго элемента ИЛИ и первым и вторым инверсными входами третьего элемента И, третий и четвертый входы которого соединены соответственно с вторым выходом триггера и шестым входом формирователя, соединенным также с первым входом второго элемента И, второй и третий входы которого соединены соответственно с выходом второго элемента ИЛИ и вторым выходом триггера. 2 которых подключены к первым и вторым входам элемента 2И-ИЛИ, выход которого подключен к входу управляющей памяти, выход которой подключен к первому входу регистра микрокоманд, первый выход которого через информационные шины подключен к первым Входам генератора синдромов и корректора одиночной ошибки, а второй выход через контрольные шины - к второму входу генератора, первый, второй и третий выходы которого подключены к одноименным входам блока дешифрации, причем первый — через шины синд- . ромов, выход блока дешифрации подключен к второму входу корректора одиночной ошибки, выход которого через выводные информационные шины устройства подключен к первому входу узла синхронизации, к вторым входам мультиплексора условия и блока формирования естественного адреса, тре-. тий вход которого через шину фиксированного кода подключен к второму входу блока формирования фиксированного адреса и третьему выходу узла запросов, первые и вторые входы и выходы которого подклвчены соответственно к шинам запросов первого и второго каналов и шинам признаков этих каналов, а шины условия каналов подключены к первым входам мультиплексора условия и блока формиро,вания фиксированного адреса, выход которого подключен к второму входу регистра адреса, выход узла синхронизации через управляющие шины подключены к второму входу регистра микро. 1068938 команд и третьим входам генератора синдромов и узла запросов, а второй вход узла синхронизации подключен к шинам синхронизации L23.

Недостатками известного устрой-. ства являются сравнительно большое время коррекции однократных ошибок, избыточность аппаратуры, затрачиваемой на дубль аппаратуры проверки цепей обнаружения и коррекции ошибок.

Кроме того, выход из строя любого 10 информационного разряда регистра микрокоманды вызывает отказ в работе устройства в целом.

Цель|ю изобретения является увеличение быстродействия и упрощение 15 устройства (увеличение быстродействия достигается за счет уменьшения времени коррекции одиночных ошибок, упрощение устройства дости» гается тем, что в предлагаемом уст- 20 ройстве производится периодический тестовый контроль аппаратуры, обнаружения ошибок, что позволило убрать аппаратуру проверки цепей обна,ружения и коррекции ошибок в микропрограммном устройстве .

Поставленная цель достигается тем, что s микропрограммное устройство для управления каналами ЭВМ, содержащее регистр микрокоманд, па- 30 мять микропрограмм, генератор синдромов, блок дешифрации, корректор одиночной ошибки, блок формирбвания естественного адреса, блок формирования фиксированного адреса, узел 35 синхронизации, узел фиксации запросов, регистр адреса, регистр возврата, элемент 2И-ИЛИ и мультиплексор условия, выход которого подключен к первому входу блока формирования 40 естественного адреса, первый и второй выходы которого подключены соответственно к первым входам регистра адреса и регистра возврата, выходы которых подключены соответст- 45 венно к первому и второму входам элемента 2И-ИЛИ, выход которого под ключен к входу памяти микропрограмм, выход которой подключен к первому входу регистра микрокоманд, первый выход которого через информационные шины подключен к первым входам генератора синдромов и корректора оди- ночной ошибки, а второй выход через контрольные шины — к второму входу генератора синдромов, первый, второй и третий выходы которого подклю- чены соответственно к первому, второму и третьему входам блока дешифрации, выход которого подключен к второму входу корректора одиночной 60 ошибки, выход которого является выходной информационной шиной устрбйства и подключен к первому входу

:-блокировки узла синхронизации и первому входу мультиплексора условия и второму входу блока формирования естественного адреса, третий вход которого и первый вход блока формирования фиксированного адреса подключены к первому выходу узла фиксации запросов, первый и второй входы, второй и третий выходы которого подключены соответственно к выходным шинам запросов первого и второго каналов и входным шинам признаков этих каналов, выходные шины условия первого и второго каналов подключены к вторым входам мультиплексора условия и блока формирования фиксированного адреса, выход которого подключен к второму входу регистра адреса, выход узла синхронизации подключен к второму входу регистра микроманд и третьим входам генератора синдромов и узла фиксации запросов, вход синхроимпульсов узла синхронизации подключен к выходным шинам синхронизации первого и второго каналов, введены формирователь адреса теста и элемент ИЛИ-НЕ, выход которого подключен к второму входу блокировки узла синхронизации, а первый и второй входы элемента ИЛИ-НЕ подключены соответственно к четвертому и пятому выходам генератора синдромов, пятый выход которого подключен также к первому входу формирователя адреса теста, второй и третий входы которого подключены к выходным шинам признаков первого и второго каналов., а четвертый и пятый входы— к четвертому и пятому выходам узла фиксации запросов, шестой и седьмой входы подключены соответственно к выходу корректора одиночной ошибки и выходу узла синхронизации, первый и второй выходы формирователя адреса теста подключены соответственно к третьим входам мультиплексора условия и блока формирования фиксированного адреса, третий выход формирования фиксатора подключен к четвертому входу узла запросов,и третьему и четвертому входам элемента 2И-ИЛИ.

Кроме того, формирователь адреса теста содержит триггер, два элемента ИЛИ и три элемента И,.выходы которых являются соответственно первым, вторым и третьим выходами формирователя, первый вход первого элемента И.является первым входом формирователя, а второй вход соединен с первым выходом триггера, первый вход которого является седьмым входом формирователя, а второй вход соединен с выходом первого элемента

ИЛИ, входы которого являются соответственно вторым и .третьим входами формирователя, четвертый и пятый входы которого соединены с первыми и вторыми входами второго элемента

1068938

ИЛИ и первым н вторым инверсными входами третвего элемента И, третий и четвертый входы которого соедине- ны соответственно с вторым выходом триггера и шестым входом формирователя, соединенным также с первым входом второго элемента И, второй и третий входы которого соединены соответственно с выходом второго элемента ИЛИ и вторым выходом триггера.

На фиг. 1 изображена структура микропрограммного устройства; на фиг. 2 - временная диаграмма его работы.

Ж кропр устройство пред15 назначено для управления всеми процедурами в каналах ввода-вывода (в панельных процессорах). В качестве каналов могут служить блоковые и байт-мультиплексные каналы ввода- 20 вывода. Количество каналов может быть неограниченным и определяется пропускной способностью ЭВИ, в которой применено.микропрограммное устройство. 25 устройство содержит регистр 1 мнкрокоманды, память 2 микропрограмм, . генератор 3 синдромов, блок 4 дешифрации, корректор 5 одиночной ошибки, блок 6 формирования естественного 30 адреса, блок 7 формирования фиксированного адреса, узел 8 синхронизации, узел 9 фиксации запросов, регистр 10 адреса, регистр 11 возврата, элемент 2И-ИЛИ 12, мультиплексор 13 условия, формирователь 14 адреса теста, элемент ИЛИ 15. Устройство также содержит выходную информационнув шину 16, информационнув шину 17, контрольную шину 18 шину 19 синдромов, управляюшую шину

20, входную шину 21 и 22 признаков первого и второго каналов, выходную шину 23 (24) запросов первого (второго) канала, выходную шину 25 условий каналов шину 26 фиксирован- .;45 ного кода; шину 27 однократной ошибки, шину 28 двухкратной ошибки, шину 29 перехода, шину 30 .возврата, шину 31 начала теста, шину 32 ин» струкции, шину 33 микропрограммного прерывания и шину 34 синхронизации.

Формирователь адреса содержит элементы И 35-37, триггер 38, эле менты ИЛИ 39 и 40. Длок формирования фиксированного адреса содержит 55 элементы И 41, элементы ИЛИ 42.142.3. Генератор синдромов содержит сумматоры 43.1-43.щ по модулю два, элемент И-НЕ 44, элементы И 45 и 46, триггер 47. 60 Узел синхронизации содержит элемент И 48, триггер 49 и элементы

И 50.1-50.2п.

Регистр 1 макрокоманды служит ,для приема микроксианды из памяти 2 65 микропрограмм и хранения ее на время выполнения микрокоманды и разделен на две части — информационнув часть 1.1.1-1.1.п и контрольнув

1.2 д. регистр 1 выполнен на элементах сдвига типа 533 ИР16. Информационные входы элементов подключены к первому информационному входу регистра, а информационные выходы элементов регистра 1.1..1-1.1 ° n и 1.2.1-1.2.m соответственно - к первому и второму выходам регистра микрокоманд. Входы синхронизации элементов регистра подключены к второму управляющему входу регистра.

Память 2 микропрограмм предназначена для хранения наборов микропрограмм, управляющих работой кана=лов ввода-вывода, а также осуществляющих периодический контроль оборудования как каналов, так .и самого микропрограммного устройства.

Генератор 3 синдромов вырабатывает синдромы коррекции ошибки.

Блок 4 дешифрации вырабатывает корректирующий сигнал для исправления разряда микрокоманды по синдрому, получаемому от генератора синдромов, и выполнен на элементах

4.1-4.п дешифратора 4х16 типа 133

ИДЗ, информационные и управляющие входы которых подключены к первым, вторым и третьим входам блока, а выходы - к выходу блока.

Корректор 5 одиночной ошибки корректирует сбойный разряд регистра микрокоманды согласно информации, получаемой от блока дешифрации.

Корректор выполнен на. элементах

5.1-5.2п сложения по модулю 2 типа

530ИП5, входы которых подключены к первйм и вторым информационным входам блока, а выводы -.к выходу блока.

Блок 6 формирования естественного адреса служит. для формирования следующего адреса мнкрокоманды последовательно выполняемой микропрограммы. Блок 6 выполнен на элемен- . тах 2И 6.1-6 1i и 6.2.1-6.2i. Прямые и инверсные входы элементов

6.1.1-6.1 и 6.2.1-6.2i подключены соответственно к первому и второму входам блока.

Блок 7 формирования фиксированного адреса предназначен для формирования начального адреса микропрограммы, нарушающей естественный ход адресации вследствие каких-либо причин (.запросов на обслуживание от каналов, возникновения ошибки и т.д.).

Узел 8 синхронизации служит для выработки серии синхроимпульсов, управлявщих работой микропрограммного устройства и каналов вводавывода (не показаны). Узел 9 фик1068938 сации запросов фиксирует запросы на обслуживание от каналов вводавывода по определенному приоритету, формирует признаки работающего канала и запросы на вход в соответствующую микропрограмму. Регистр 10 .адреса служит для хранения адреса управляющей памяти, по которому происходит обращение к памяти, для управления работой каналов ввода-вывода.

Регж:тр 11 возврата микропрограмм служит для запоминания адреса прерванной микропрограммы, которая является менее приоритетной по сравнению с прерывающей ее микропрограммой.

По концу работы прерывающей микропрограммы производится обращение к управляющей памяти по регистру 11 и прерванная микропрограмма продолжается.

Мультиплексор 13 условия участвует в формировании естественного следующего адреса микропрограммы посредством организации ветвлений в микропрограммах. Формирователь 14 адреса теста вырабатывает начальный адрес микропрограммы теста и организует ветвление в тесте в зависимости от результатов тестирования.

Работа микропрограммного устройства на примере подключения двух каналов. По адресу, хранящемуся в регистре 10 из памяти 2, считывается микрокоманда в регистр 1 микрокоманды. Иикрокоманда состоит из информационного и контрольного слов, которые размещаются на триггерных элементах сдвига 1.1.1 — 1.1.п и

1.2.1-1.2.п соответственно. Информационное слово управляет всеми процедурами в каналах и разбито на ряд управляющих полей - поля управления арифметико-логическим блоком, обращениями к оперативной, локальной, мультиплексной памятям, установкой отдельных триггеров, формированием признаков, поле адреса следующей микрокоманды и т.д. Информационное слово поступает через элементы

5 ° 1.1-5.1.k сложения.по модулю два корректора 5.на выходную шину 16, а после адреса следующей микрокоманды - в блок 6 формирования естественного адреса и на мультиплексор

13 условия ветвлений через элементы 5.2.1-5.2.п сложения по модулю 2.

Адрес следующей микрокоманды формируЕтся на элементах И 6.1.1-6 .1 и передается в регистр 10 адреса управляющей памяти. В случае, когда из каналов по шинам 23 и 24 в устРойство поступает запрос на выполнение микропрограммы более приоритетной, чем выполняется в текущий момент, узел 9 вырабатывает на шину 26 фиксированного кода сигнал, г который запрещает занесение естественного адреса микрокоманды в регистр 10 и запускает блок 7 формирования фиксированного адреса. Последний через элементы И 41, ИЛИ

42.1-42.3 формирует фиксированный адрес прерывающей микропрограммы, код которой, вырабатываемый непосредственно каналом, поступает в регистр

10 через шину 25 и блок 7. При этом естественный адрес микрокоманды прерванной микропрограммы запоми.нается в регистре 11 возврата микропрограмм.. В последней микрокоманде прерывающей микропрограммы по шине

15 30 производится обращение памяти 2 по содержимому регистра 11 возврата микропрограмм и прерванная микропрограмма продолжается. Такая процедура выполняется всякий раз, ког2О да из каналов поступают более приоритетные запросы на выполнение миКропрограми, чем выполняются в данный момент времени.

Правильность считывания микро25 команд из памяти 2 и занесения их в регистр 1 микрокоманды контролируется по коду Хэмминга. Для этого каждому информационному слову ставится в соответствие контрольное слово (группа контрольных разрядов), сформированное по определенным правилам из разрядов информационного слова. !

Совокупность этих двух слов мо35 жет рассматриваться как новое слово, состоящее из информационных и контрольных частей. Если при считывании или хранении информации в управляющей памяти или при занесении в ре4О гистр 1 микрокоманды пРоизошло искажение разряда слова, то соответствие .между информационной и конт рольной частями нарушается, что и свидетельствует о наличии неисправ45 ности. Соответствие между информационной и контрольной частями определяется кодом Хэмминга, который .позволяет корректировать одиночные и обнаруживать двойные ошибки. Дяя обнаружения ошибок информационное и контрольное слово поступают в генератор 3 синдромов на. элементы

43.1-43.m сложения по модулю 2 для выработки синдромов. Нулевые синдромы указывают на отсутствие,ошибки, присутствие единиц - на Наличие ошибки. В случае одиночной ошибки через элементы И-HE 45 и 46 устанавливается в единичное состояние триггер 47, по которому в блоке 8 оста60 навливаются тактовые импульсы с элементов И 50.1-50.2п, которые управляют работой каналов и занесением новой информации в регистр 1.

Единичное состояние трйггера. 47 разрешает работу дешифратора синдро1068938

10 мов 4, определяющего разряд информационного слова, в котором имела место ошибка. Сигнал, указывающий на ошибку в разряде информационного слова, поступает на корректор 5.

Корректор выполняет коррекцию ука- 5 эанного разряда, после чего триггер 47 сбрасывается и тактовые импульсы снова запускаются. В случае двойной ошибки, которая является некорректируемой, тактовые импуль- 10 сы останавливаются и производится ремонт управляющей памяти.

С целью увеличения быстродействия при обнаружении и коррекции однократных ошибок при чтении микрокоманд иэ управляющей памяти 2. в предлагаемом устройстве выходы корректора 5 являются выходами устройства.

На фиг. 2 приведена диаграмма работы предлагаемого устройства и из- 2О вестного при отсутствии ошибок и при коррекции однократной ошибки. В предлагаемом устройстве отсутствует занесение исправленной информации в регистр 1 микрокоманды. Такое техни- 25 ческое решение позволило сократить рабочий такт устройства и н случае отказа любого информационного разряда 1.1.1-1.1.п в регистре 1 микрокоманды позволило иметь на выходе 30 корректора 5 (т.е. на выходе устройства) верную микрокоманду, Для проверки аппаратуры обнаружения и коррекции одиночных ошибок, т.е. для проверки работы дешифратора, генератора синдромов и корректора в устройство введен формирователь

14 адреса теста. Пронерка осуществляется посредством периодического запуска формирователем 14 микропро- 4О граммы тестирования в моменты времени, когда микропрограммное устройство не выполняет микропрограмму обработки запросов каналов инструкций ввода-вывода.

Структура теста построена таким образом, что каждая микрокоманда теста содержит одну ошибку н одном из полей микрокоманды. Если средства коррекции работают верно, то эта ошибка будет испранлена и следо- 5О вательно будет верно выполнена микрокоманда и произведен верный переход к следующей микрокоманде. Таким образом проверяется каждый разряд управляющего поля (информационные 55 разряды) микрокоманды, т.е. передача информации на входы арифметикологического блока, работа локальной памяти, мультиплексной памяти. и т.д, Переход к следующей микрокоманде 6{) осуществляется если установлен триггер 47 одиночной ошибки, выход которого поступает на мультиплексор

13 условия и участвует в формировании следующего адреса микрокоманды через элементы 6.1i 6.2i В противном случае происходит переход к иной микрокоманде, н которой указан останов.

Если в момент выполнения микропрограммы тестирования из каналов приходит запрос на обслуживание, то тест прерывается и производится переход на микропрограмму обслуживания канала, после завершения которой вновь производится переход на начало микропрограммы тестирования.

Ветвление в микропрограмме теста осуществляется с помощью мультиплексора 13 условия. На мультиплексор 13 условия единичное состояние триггера 47 поступает через элемент

И 35 при условии, что триггер 48 установлен в единичное состояние.

Триггер 38 устанавливается в единичное состояние через элемент И 39 в том случае, когда отсутствуют признаки работы каналов. Признаки работы каналов выдаются на шины 21 и 22 по единичному состоянию триггеров в узел 9, устанавливаемому по синдросигналам шины 20. Единичное состояние одних триггеров указывает на работу каналов по передаче данных или обслуживанию состояния, а других триггеров — на выполнение команд ввода-вывода каналами ° Установка этих триггеров происходит в порядке приоритета при наличии запросов от каналов по ц|инам 23 и 24. Сброс осуществляется по завершению соответствующей операции по сигналу с шины 30.

Выход на выполнение микропрограммы проверки средств коррекции осуществляется по концу работы рабочих микропрограмм через элемент И 37. В конце выполнения рабочей микропрограммы анализируется наличие эапросон от каналов по шинам 32 и 33. Если запросы присутствуют, то произойдет возврат к прерванной микропрограмме по сигналу с шины 16 через элементы

И 36 или занесение начального фиксированного адреса рабочей микропрограммы канала, требующего обслуживания через элементы И 47 и ИЛИ 42.

В случае отсутствия запросон от каналов через элемент И 37, а также элементы ИЛИ 42 формируется начальный фиксированный адрес микропрограммы проверки средств коррекции.

Микропрограмма выполнена таким образом, что она циклится. Любой запрос от канала прерывает, ее выполнение и переводит устройство в рабочий режим.

Предлагаемое изобретение позволит существенно, примерно на 20%, упростить структуру микропрограммного устройства для управления каналами и уменьшить время, примерно 7-103, коррекции одиночной ошибки.

106 8938

10б8938

Фет ояийн

Ecmb ойнсчная аиабка прес е регисвр10 .

Закгсеюе Ю реглер знаю синброиае Я.

Яриекиия дкаррекяре

Х видение wymraer ди

48реа 6 регистр Ю

Ьмгеаа бpezucmp

Люми сю4юю8 Р

Корреюца b каррекmope а

Вытчение ииирокоююды

Фиг.2

Составитель И. Хазова

Редактор Н. Рогулич Техред N. Гергег.ь Корректор H°.

Заказ 11473/45 Тираж 703 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Я-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4