Устройство для контроля цифровых объектов

Устройство для контроля цифровых объектов

Иллюстрации

Показать все

Реферат

 

1; УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОШЛХ ОБЪЕКТОВ, содержащее генератор тактов, первый элемент И, первый счетчик, первый дешифратор, первый НЗ-трйггер, блоки памяти эталонной и контрольной информации, трехвxoдoвыecxe вi сравнения, регистр и элемент ИЛИ, причем вход генератора тактов является входом устройства, выход генератора тактов соединен с первым входом первого элемента И, выход которого соединен со счетным входом первого счетчика, вход сброса которого соединен с выходом первого дешифратора и S-входом первого RS-триггера, инверсный .выход которого соединён с вторьм входом пер-вого элемента И, группа выходов первого счетчика поразрядно соединена с соответствукмдими входами первого дешифратора и входамиэталонного объекта, группа выходов которого по-раэрядно соединена с соответствующими информационными входами блока памяти эталонной информации, группа выходов контролируемого объекта поразрядно соединена с информационными входами блока памяти контрольной информации, одноюяенные разряды выходов блока памяти эталонной информации и блока памяти контрольной информации соединены соответственно с первыми и вторыми входакш соответствующих схем сравнения, выходы , которых поразрядно соединены с входами регистра, выходы которого соединены с соотвётствьтощими входами элемента или, выход которого является выходом Сбой устройства, о т л и чающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения прогнозирования постепенных отказов цифровых объектов, в устройство введены управлякядий генератор тактор, второй элемент И, второй счетчик, второй дешифратор, второй RS-триггер, узел выделения первого импульса, первый и второй элементы задержки и третий и четвертый элементы И, причем вход пуска управляемого генератора тактов соединен с входом устройства, первый выход управляемого генератора тактов соединен с первым входом уе второго элемента И, выход которого соединен с управляющим входом блокапамяти контрольной информации и счетным входом второго счетчика, вход сброса которого соединен с выходоу второго дешифратора и S-входом ВТОРОГО RS-триггера инверсный выход которого соединен с вторым входом второго элемента И,группа, выходов второго счетчика поразрядно соединена с соответствующими входами второго дешифратора и входами контролируемого объекта, выход первого элемента И соединен с управляющим входом блока памяти эталонной информации и входом узла выделения первого импульса1, выход которого соединен с входом первого эли«1ента задержки выход которого соединен с управляющим входом управляемого I генератора тактов, с третьими входа ми схем сравнения и с входом второго элемента задержки, выход которого сое . динен с первым входом третьего элемента И, второй вход которого соединен с первым входом четвертого элемента И и выходом элемента ИЛИ, BL.ход третьего элементу И соеди-нен с R-входами первого и второго RS-триг

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11)

3151) 6 06 F 11/00

1

c:" . °,:: "" Ъ ! у

ОпНСАННЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1, ° информации и входом узла выделения первого импульса, выход которого соединен с входом первого элемента задержки, выход которого соединен с управляющим входом управляемого

;генератора тактов, с третьими входа:ми схем сравнения .и с входом второго мента И, второй вход которого соединен с первым входом четвертого элемента И и выходом элемента ИЛИ, вь.ход третьего элемента И соединен с В-входами первого и второго RS-тригГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 3389445/18 24 (22) 28..01. 82 (46 ) 07. 02. 84. нтИл. 9 5, (72) .В.O; Kvm-Vxeona и А.й.. Сахно ,(53) 681.3(088.8), {56.) 1.Авторское свидетельство СССР

)) 435666, кл. G 06.F 11/00, 1975.

2. Авторское свидетельство СССР

Р 551573„ кл. G 01 Р 31/02, 1976.

J (54) { 57) 1. УСТРОЙСТВО. ДЛЯ КОНТРОЛЯ

ЦИФРОВЫХ ОБЪЕКТОВ, содержащее генератор тактов, первый элемент И, первый счетчик, первый дешифратор, первый.RS-триггер; блоки памяти эталонной и контрольной информации, трехвходовые схемы сравнения, регистр и элемент ИЛИ, причем вХод генератора

:тактов является входом устройства, выход генератора тактов соединен с первым вхбдом первого элемента И, . выход которога соединен со счетным входом первого счетчика, .вход сброса ."которого соединен с выходом первого дешифратора и 8-входом первого

RS-триггера, инверсный выход которого соединен с вторым входам пер.вого элемента И, группа выходов первого счетчика. поразрядно соединена с соответствующими входами первого дешифратора и входами. эталонного объекта, группа выходов которого по .разрядно соединена с соответствую- щими информационными входами блока памяти эталонной информации, группа выходов контролируемого объекта поразрядно соединена с информационными входами блока памяти контрольной информации, одноименные разряды ,. выходов блока памяти эталонной информации и блока памяти контрольной информации соединены соответственно с первыми и вторыми входами соответствующих схем сравнения, выходы которых поразрядно соединены с входами регистра, выходы которого соеди. нены с соответствующими входами элемента ИЛИ, выход которого является выходом "Сбой устройства", о т л и— ч а ю щ е е с я тем, что,. с целью расширения функциональных возможностей за счет обеспечения прогнозирования постепенных отказов цифровых объектов, в устройство введены управляющий генератор тактов, второй элемент И, второй счетчик, второй дешифратор, второй RS-триггер, узел выделения первого импульса, первый и второй элементы задержки и третий и четвертый элементы И, причем вход пуска управляемого генератора тактов соединен с входом устройства. первый выход управляемого генератора тактов соединен с первым входом второго элемента И, выход которого соединен с управляющим входом блока" памяти контрольной информации и счетным входом второго счетчика, вход сброса которого соединен с выходом второго дешифратора и S-вхо- Я дом второго RS-триггера, инверсный выход которого соединен с вторым входом второго элемента И,группа. выходов второго счетчика поразрядно соединена с .соответствующими входами второго дешифратора и входамч контролируемого объекта, выход первого элемента И соединен с управляющим входом блока памяти эталонной элемента задержки, выход которого сое динен с первым входом третьего эле1072048 геров и с вторым входом четвертого элемента И, третий вход которого соединен с вторым выходом управляемого генератора тактов, выход четвертого элемента И является выходом "Общая норма устройства".

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что управляемый генератор тактов содержит

RS-триггер, генератор импульсов,два элемента И, делитель частоты, два элемента ИЛИ, счетчик, дешифратор. группу элементов И, причем вход пуска управляемого генератора тактов соединен с S-входом HS-триггера и первым входом первого элемента ИЛИ, второй вход которого соединен с управляющим входом генератора,R-.âõîä

RS-триггера соединен с шиной начальной установки устройства, выход

RS-триггера соединен с первым

Изобретение относится к вычислительной технике и может быть использовано при контроле цифровых объектов.

Известно устройство дня контроля комбинационных схем, содержащее Генератор импульсов, счетчик,,дЕшифратор, блок элементов совпадения и табло индикации fij . недостаток этого устройства от- 10 сутствие воэможности прогнозироаать отказы контролируемых схем.

Наиболее близким по технической сущности к предлагаемому является устройство для испытания. логических блоков, содержащее генератор тактов, элемент И, счетчик, дешифратОр, RS-триггер, блок памяти этаЛоиной и контрольной информации, треквкодо" вые схемы сравнения, регистр и эле- р мент ИЛИ, причем вход генератора тактов является входом устройства, выход генератора тактов соединен с первым входом элемента И, выход которого соединен со счетным входом р счетчика, вход сброса которого соединен с выходом дешифратора и 8-входом Rs-триггера инверсный выход ко« ° торого соединен с вторым входом элемента И, vpynna выходов счетчика поразрядно соединена с соответствующими входами дещифратора и входами эталонного объекта, группа выходов которого поразрядно соединена с соответствующими информационными входами блока памяти эталонной информации,, группа выходов проверяевходом первого элемента И, второй вход которого соединен с выходом генератора импульсов, выход первого элемента И соединен с входом делителя частоты, выходы которого соединены поразрядно с первыми входами соответствующих элементов И группы. вторые входы которых поразрядно соединены .с выходами дешифратора, выход первого, элемента ИЛИ соединен с первым входом второго элемента И и счетным входом счетчика, выходы которого поразрядно соединены с входами дешифратора, выходы элементов И группы соединены с входами второго элемента ИЛИ, выход которого соединен с первым выходом управляемого генератора тактов, последний выход дешифратора соединен с вторым входом второго элемента И, выход которого соединен с вторым выходом управляемого генератора тактов. мого объекта поразрядно соединена с информационными входами блока памяти. контрольной информации, одноименные разряды выходов блока памяти эталонной информации и блока памяти контрольной информации соединены соответственно с первым и вторым входом соответствующих схем сравнения, выходы которых поразрядно соединены с -входами регистра, выходы которого соединены с соответствующими входами элемента ИЛИ, выход которого является выходом

"Сбой устройства".(2j.

Недостаток известного устройства состоит в том, что оно не позволяет прогнозировать постепенные отказы, развивающиеся в цифровых объектах от старения или из-за технологических дефектов.

Цель изобретения — расширение функциональных возможностей устройства за счет обеспечения прогнозирования постепенных отказов цифровых объектов.

Поставленная цель достигается тем, что в устройство, содержащее генератор тактов, первый элемент и, первый счетчик, первый дешифратор, первый БЗ-триггер, блоки памяти эталонной и контрольной информации, трехвходовые схемы сравнения, регистр и элемент ИЛИ, причем вход генератора тактов:является входом устройства, выход генератора тактов соединен с первым входом первого элемента И, выход которого соединен

1072048

:co счетным входом первого счетчика, вход сброса которого соединен с выходом первого дешифратора и.S-входом первого Rs-триггера, инверсный выход которого соединен с вторым входом первого элемента И, группа выходов первого счетчика поразрядно соединена с соответствующими входами первого дешифратора и входами эталоннрго объекта, группа выходов которого поразрядно соединена с соответствующими информационными входами блока памяти эталонной информации, группа выходов проверяемого объекта поразрядно соединена с информационными входами блока памяти aонтрольной информации, одноименные. разряды выходов блока " памяти эталонной ин-. формации и блока памяти контрольной информации соединены соответственно с первым и вторым входом соответст- 2О вующих схем сравнения, выходы которых поразрядно соединены с входами регистра, выходы которого соединены с соответствующими входами элемента

«ИЛИ, выход которого является выхо.дом "Сбой устройства"., введены управ.ляемый генератор тактов., второй элемент И, второй счетчик, второй дешифратор, второй RS-триггер, узел . выделения первого импульса, первый 30 и второй элементы задержки и третий и четвертый элементы И, причем вход пуска управляемого генератора тактов соединен с входом устройства, первый выход управляемого генератора тактов соединен с первым входом . второго элемента И, выход которого . соединен с управляющим входом блока памяти контрольной информации и счетным входом второго счетчика, вход сброса которого соединен с выходом вторбго дешифратора и S-входом второго RS-триггера, инверсный выход которого соединен с вторым входом второго элемента И, группа выходов 45 второго счетчика поразрядно соединена с соответствующими входами второго дешифратора и входами проверяемого объекта, выход первого элемента И соединен с управляющим входом блока 5О памяти эталонной информации и входом узла выделения первого импульса, выход которого соединен с входом пер-! вого элемента задержки, выход которого соединен с управляющим входом управляемого генератора тактов, с третьими входами схем сравнения и с входом второго элемента задержки, выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с первым 60 входом четвертого элемента И и выходом элемента ИЛИ, выход третьего элемента И соединен с R-входами первого и второго Rs-триггеров и с вторым входом четвертого элемента И, 65 третий вход которого соединен с вторым выходом уйравляемого генератора тактов, выход четвертого элемента И является выходом "Общая норма" устройства.

Кроме того, управляемый генератор тактов содержит RS-триггер, генератор импульсов, два элемента.И, делитель частоты, два элемента ЙЛИ, счетчик, дешифратор, группу элементов Й, причем вход пуска управляемого генератора тактов соединен с S-входом HS-триггера и первым входом первого элемента ИЛИ, второй вход которого соединен с управляющим входом генератора, R-вход

RS-триггера соедннен с шиной начальной установки устройства. выход RS-.òðèããåðà соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, выход первого . элемента И соединен с входом делителя частоты, выходы которого соединены поразрядно с первыми входами соответствующих элементов И группы, вторые входы которых поразрядно соединены с выходами дешифратора, выход первого элемента ИЛИ соединен с первым входом второго элемента

И и счетным входом счетчика, выходы которого. поразрядно соединены с входами дешифратора, выходы элементов И группы соединены с входами второго элемента ИЛИ, выход которого соединен с первым выходом управляемого генератора тактов, последний выход дешифратора соединен с вторым входом второго элемента И, выход которого соединен с вторым выходом управляемого генератора тактов.

На фиг. 1 представлена блок-схема устройства контроля и цифровых объектов; на фиг. 2 — блок-схема управляемого генератора тактов; на фиг.3 .блок-схема выделения первого импульса.

Устройство содержит (фиг. 1) генератор 1 тактов, первый элемент

И 2., первый счетчик 3, первый дешифратор 4, первый Hs-триггер 5, блоки б и 7 эталонной и контрольной информации, трехвходовые схемы 8 сравнения, регистр 9, элемент ИЛИ 10, управляемый генератор 11 тактов, второй элемент И 12, второй счетчик 13, второй дешифратор 14, второй RS-триггер 15, узвл 16 выделений первого импульса, первый 17 и второй 18 элементы задержки, третий 19 и четвертый 20 элементы И.

Эталонный объект 21 и проверяемый объект 22 не входит в состав устройства, на фиг. 1 они приведены для пояснения.

Управляемый генератор 11 тактог (фиг. 2) содержит RS-триггер..23, генератор 24 импульсов, элемент И

1072048

25, делитель 26 частоты, элемент

ИЛЙ 27, счетчик 28, дешифратор 29, элемент И 30, группу элементов И

31-33 элемент ИЛИ 34.

Узел 16 выделения первого импульса содержит {фиг. 1) элемент И 35, элемент 36 задержки и RS-триггер 37.

Устройство работает следующим образом.

Перед началом контроля и прогно зирования проверяемого объекта (мик-. росхемы, типового элемента замены) он и соответствующий ему эталонный объект (заведомо исправный) устанавливаются на свои установочные места в устройстве (конструктивные особенности устройства выходят за рамки предлагаемого изобретения и поэтому не рассматриваются).

Далее осуществляется сброс устройства в исходное состояние (цепь сброса не является существенным элементов и поэтому не показана). При этом в нулевое состояние устанавливаются RS-триггеры 5, 15, 23 и 37, а также блоки 6 и 7 памяти эталонной и контрольной информации, регистр 9 н счетчики 3, 13 и 28.

Затем по сигналу "Пуск", поступающему на вход пуска управляеьюго генератора 11 тактов и первый вход генератора 1 тактов начинается контроль проверяемого объекта 22.

При этом RS-триггер 23 (фиг. 2) устанавливается в единичное состояние и открывает элемент И 25 для прохождения импульсов с выхода генератора 24 импульсов на вход де.— лителя 26 частоты, на выходах (1, 1, и) которого вырабатываются последовательности импульсов разной .частоты, поступающие на первые входы элементов И 33, 31 и,32.

Исходное {нулевое) состояение счетчика 28 не возбуждает ни один из выходов дешифратора 29 и поэтому элементы И 31, 32 и 33 закрыты до момента. подачи сигнала "Пуск".

Импульсным сигналом "Пуск" через вход пуска элемента ИЛИ 27 и через счетный вход счетчика 28 в последний прибавляется единица. После этого возбуждается первый выход дешифратора 29, который открывает элемент

И 31, пропускающий с выхода делите ля 26 частоты последовательность импульсов рабочей (номинальной)частоты которая через соответствующий вход элемента ИЛИ 34 поступает на первый вход элемента И 12, с выхода которого последовательность импульсов поступает на счетный вход счетчика

13, изменяя его выходной код на единицу после каждого импульса. С выходов счетчика 13 каждый из сформированных кодов "поочередно поступает на входы проверяемого объекта 22.

Реакция объекта 22 (на каждый as входных кодвв) с его выходов по соответствующим импульса, пслгтупыющим с необходимой задержкой (на фиг. 1 не показана) на управляющий вход блока

7 памяти контрольной информации, записываются в указанный блок.

Одновременно с тестированием проверяемого объекта 22 на той же рабочей частоте осуществляется тестирование эталонного объекта 21. При l0 этом по сигналу "Пуск". тактовые им;пульсы с выхода генератора 1 тактов ,поступают на первый вход элемента И, а затем с его выхода — на счетный вход счетчика 3. С выходов счетчика

15 3 каждый из. сформированных кодов поочередно поступает на входы эталонного объекта 21. Реакция объекта 21 с его выходов по соответствующим импульсам, поступающим

2О с. необходимой задержкой (на фиг.1 не показана) на управляющий вход блока 6 памяти эталонной информации, записываются в указанный блок.

Тестирование проверяемого и эталонного объектов продолжается до определенного двоичного кода счетчиков 3 и 13, на который настроены дешифраторы 4 и 14. При достижении указанного кода по сигналам с выходов дешифраторов 4 и 14 устанавливаются в единичное состояние

RS-триггеры 5 и 15 соответственно, в связи с чем прекращается поступление тактовых импульсов на счетные входы счетчиков 3 и 13 соот35 ветственно. Одновременно с этим укаэанные счетчики через их.сбросовые входи устанавливаются в нулевое состояние.

С началом тестирования с выхода

40 элемента И 2 тактовые импульсы поступают на вход узла 16 выделе ния первого импульса (фиг. 1), т.е. на первый вход элемента Й 35 (фиг. 3). На выход узла 16 выделения первого импульса (е. на вход элемента 17 задержки) проходит только один первый импульс, так как этим же импульсом устанавливается в "единичное" состояние RS-триггер 37, 50 закрывающий элемент И 35у для про» хождения всех:.последующих .тактовых импульсов. С окончанием цикла тестирования этим же первым импульсом

RS-триггер 37 устанавливается в исходное. (нулевое) состояние через элемент 36 задержки, время задержки которого выбирается несколько большим, чем время одного .цикла тестирования.

Сигналом с вихода элемента 17

46 . задержки (время задержкй выбирается несколько большим, чем время тестирования на самой низкой из применяемых частот) через свой управляющий вход упРавлякицйй генератор 11 тактов переводится на выработку

7, 1072048 тактовых импульсов с другой частотой, а через третий вход схем 8 сравнения осуществляется поразрядное сравнение эталонной и контрольной информации. При несравнении эта лонного и контрольного значений некоторого разряда с выхода соответствующей схемы 8 сравнения сигнал несравнения записывается в соответствующем разряде регистра 9 и через элемент ИЛИ 10 на выход устройства поступает сигнал "Сбой".

При сравнении эталонной и .конт. рольной информации сигнал "Сбой" не вырабатывается, что соответствует работоспособному состоянию 35 ,проверяемого объекта. Практический интерес представляет прогноз отказа по,ка еще работоспособного объекта, кото.рый Осуществляется изменением рабочей осуществляется изменением рабочей . 2О гчастоты в сторону уменьшения и увеличения в допустимых пределах. Это осуществляется по сигналу с выхода элемента 17.задержки, который через управляющий вход управляющего генера-25 тора.11 тактов (фиг. 1) и далее через элемент ИЛИ 27 и счетный вход счетчика 28 увеличивает двоичный код. последнего иа -единицу. При этом,возбуждается новы (второй) выход дешиф-30 ратора 29. Таким образом, вместо

l открытого ранее элемента И 31 теперь открывается элемент И 32, чем и обеспечивается замена рабочей на другую (отличную .от рабочей) частоту такто.вых импульсов, которые далее поступают через элемент ИЛИ 34 на выход управляемого генератора 11 тактов.

Процесс тестирования проверяемого . объекта на каждой частоте, прогнозирование осуществляется так же, как 40 и на рабочей (см. выше) после установки в нуль RS-триггеров 5 и 15 сигналом с выхода элемента И 19, вы-. рабатывающимся после завершения сравнения эталонной и контрольной инфор- 45 мации.

Количество различных частот прогнозирования и (не равных рабочей частоте) должно быть не менее двух нижней и верхней. Целесообразность прогноза на промежуточных частотах (между рабочей и предельными частотами) объясняется частотным характером некоторых неисправностей, которые могут не проявиться на предельных частотах работы, но проявляются на промежуточных частотах между предельной и оабочей.

После успешного завершения цикла тестирования на последней из заданных частот сигнал с выхода элемента 17 задержки прсйсодит через элемент ИЛИ 27 и элемент И 30 (фиг. 2) и .поступает на третий вход элемента И 20, на первом и втором входах которого будут присутствовать также сигналы логической единицы.

При этом на выходе элемента И 20 выработан сигнал "Общая норма" говорящий о положительном исходе прогноза отказа проверяемого объекта.

При отрицательном исходе прогноза проверяемого объекта принимаются меры в соответствии с уровнем важности изделия, в котором применяется проверяемый объект (безоговорочная отбраковка, ремонт или эксплуатация с определенными ограничениями).

Таким образом, за счет обеспечения прогнозирования, постепенных отказов цифровых объектов устройство позволяет заранее предсказать назревающие отказы и принять меры по предотвращению отказов цифровых устройств. Своевременное предотвращение отказов. приобретает особую актуальность в работе таких цифровых устройств и систем, несвоевременный отказ которых может привести к большим материальным затратам или даже катастрофическим последствиям.

107204

Составитель В. Ерыжановский

Редактор И. Еовальчук Техред Л,Пилипенко Корректор я. Шараши .

Заказ 127/41 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР но делам изобретений и открытий

113035, Москва, Ж-35, Раушская нао., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4