Устройство переадресации накопителя информации системы обработки данных

Устройство переадресации накопителя информации системы обработки данных

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ПЕРЕАДРЕСАЦИИ ВАКОПИТЕЛЯ ИНФОРГ4АЦИИ СИСТЕМЫ ОБРАБОТКИ ДАННЫХ по авт.св. № 845157, о т л и ч а ю щ ее с я тем, что, С целью расширения его,-функциональных возможностей путём независимой перестройки для различных абонентов / оно содержит дешифратор адреса реги;стра , регистр режима, шестую группу . элементов И, третий элемент И,п регистров идентификации, п узлов блокировки и п блоков селекции адреса, управляющий вход, адресный вход,вход идентификации, вход блокировки и первый выход каждого из которых соединены соответственно с выходом элемента ИЛИ, адресным входом устройства , первьо выходом соответствуючего регистра идентификации, первьа выходом и первым входом соответствующего узла блокировки, при этом второй вход первого узла блокировки подключен к шине нулевого потенциала; второй выход каждого узла блокировки , кроме последнего, соединен с вторым входом следующего узла блокировки , а второй выход последнего узла блокировки подклк)чен к управлякяцему входу регистра адреса, информационный вход которого соединен с вторыми выходами всех блоков селекции адреса, входы регистров идентификации подключены к выходам эле- . ментов И первой группы, а вторые выходы регистров идентификации соединены с вторыми входами соответствующих элементов И второй группы, вход дешифратора адреса регистра подключен к адресному входу устройства, а выходы дешифратора адреса регистра соединены с третьими входами соответствующих элементов И третьей группы, первый вход, второй вход и выход третьего элемента И подключены соответственно к выхбду блока сравнения , второму выходу дешифратора кода операции и первым входам элементов И шестой группы, вторые входал и выходы которых соединены соответственно с входом данных устройства и входом регистра режима, а первый, и второй выходы регистра режима подключены к третьим входам элементов § И соответственно четвертой и :пятой групп. 2. Устройство по П.1, от л и ч а ю щ е е с я тем, что блок селекции адреса содержит элемент И, S группу элементов И и схему сравнения, первый вход, второй вход и выход которой соединены соответственно с адресным входом, входом идентификации и первым выходом блока, первый, втооой и третий входы и выход элемента И подключены соответственно к выходу схемы сравнения, управляющему входу и входу блокировки блока и первым входам элементов И группы, вторые входы и выходы которых соединены соотвётотвенно с гщресным входом и вторым выходом блока. : 3. Устройство по П.1, о т л и чающее с я тем, что узел блокировки содержит элемент НЕ и.элемент ИЛИ, первый вход, второй вход и выход которого подключены соответ .ственно к первому входу, второму входу и второму выходу узла, при этом вход и выход элемента НЕ соединены соответственно с вторым входом и первым входом узла.

00IO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ае ои

gag G 06 F 13/06

I с

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕ ГЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61 ) 845157 (21) 3429751/18-24 (22 ) 26. 04. 82 (.46) 07.02.84. Бюл.9 5 (72) Е.Г.Сталин, В.N.Ñoáoëü и В.И.Новиков (53) 681.325(088.8) (:56) 1:. Авторское свидетельство СССР :Р 845157, кл.G 06 F 13/06, 1981 .(прототип}. (54)(57) 1. УСТРОЙСТВО ПЕРЕАДРЕСАЦИИ

НАКОПИТЕЛЯ ИНФОРМАЦИИ СИСТЕМЫ ОБРАБОТКИ ДАННЫХ по авт.св. Р 845157, о т л и ч а ю щ е е с я тем, что, с целью расширения его, функциональных возможностей путем независимой перестройки для. различных абонентов, оно содержит дешифратор адреса реги стра, регистр .режима, шестую группу: элементов И, третий элемент И,п ре-.. гистров .идентификации, п узлов бло-. кировки и и блоков селекции адреса, управляющий вход, адресный вход, вход идентификации, вход блокировки и первый выход -каждого из которых соединены соответственно с выходом эле мента ИЛИ., адресным входОм устройства, первым выходом соответствующего регистра идентификации, первйй выходом.и первым входом соответству ющего узла блокировки, при этом второй вход первого узла блокировки подключен к шине нулевого потенциала; второй выход каждого узла бло- кировки, кроме последнего, соединен с вторым входом следующего узла блокировки, а второй выход последнего узла блокировки подключен к управляющему входу регистра адреса, информационный вход которого соединен с вторыми выходами всех блоков селек- ции адреса, входы регистров идентификации подключены к выходам элементов И первой группы, а вторые выходы регистров идентификации соедине. ны с вторыми входами соответствующих элементов И второй группы, вход дешифратора адреса регистра подключен к адресному входу устройства, а выходы дешифратора адреса регистра соединены с третьими входами соответствующих элементов И .третьей группы, первый вход, второй вход и выход третьего элемента И подключены соответственно к выходу блока сравнения, второму выходу дешифратора кода операции и первым входам эле.— ментов И шестой группы, вторые входы и выходы которых соединены соответ- ственно с.входом данных устройства и входом регистра режима, а первый и второй выходы регистра режима под" ключены к третьим входам элементов

Й соответственно четвертой и пятой групп.

2. Устройство по п.1, о т л и— ч, а ю щ е е с я тем, что блок се- . лекции адреса содержит элемент И, группу элементов И и схему сравнения, первый вход, второй вход и выход которой соединены соответственно с адресным входом, входом идентификации и первым выходом блока, первый, второй и третий входы и выход элемента

И подключены соответственно к выходу схемы сравнения, управляющему входу и входу блокировки блока и первым входам элементов И группы, вторые входы и выходы которых соединены соответственно с адресным входом и вторым выходом блока.

3 ° Устройство по п.1, о т л и ч а ю щ е е с я тем, что узел блокировки содержит элемент НЕ и, элемент ИЛИ, первый вход, второй вход и выход которого подключены соответ,ственно к первому входу, второму вхо:ду и второму выходу узла, при этом вход и выход элемента НЕ соединены соответственно с вторым входом и первым входом узла.

1072053.Изобретение, относится к цифровой вычислительной технике, а именно к устройствам управления систем .обработки данных с основной памятью, включающей несколько независимых запоминающих устройств (Зу), и может быть применено в ЦВМ, которые должны;: обладать программно-управляемой крат ностью резервирования памяти и использовать параллельные принципы обработкн информацйи. бо основному авт.св. Р 845157 известно устройство, содержащее блок сравнения кодов, регистр идентификации, блок селекции адреса, регистр адреса, накопитель информации., блок ввода-вывода, включающий пять групп элементов И, блок управления, включающий дешифратор, два элемента

И, два элемента задержки, элемент

ИЛИ„ шифратор системных соединений и шифратор внутренних соединений, причем вход дешифратора соединен с шиной управления устройства а выходы дешифратора подключены соответственно к первым входам первого и второго элементов И, .входам первого и второго элементов задержки, элемента ИЛИ и первым входам элемеитов

И первой группы, первый и второй вхо ды блока сравнения кодов соединены соответственно с шиной адреса устройства и выходом шифратора системных соединений, а выход блока сравнения кодов подключен к вторым входам перного н второго элементов И, вторые входы элементов И первой группы соединены с выходом шифратора системных.соединений, а выходы элементов И первой группы подключенй к входам регистра идентификации и выходам

-элементов И второй группы, первые и вторые входы которых соединены соответственно с выходом первого элемента И и выходами элементов И третьей группы, первые и вторые входы элементов И третьей группы подключены соответственно к выходу регистра идентификации и выходу второго элемента И, первый, второй.и третий входы и вйход блока селекции адреса соединены соответственно с шиной адреса устройства, выходом регистра идентификации, выходом элемента

ИЛИ и информационным входом регистра адреса, информационный и адресный входы и выход накопителя.инфор,мации подключены соответственно к выходам элементов И четвертой груп-, -пы, выходу регистра адреса и первым входам элементов И пятой группы, первые и вторые входы элементов И четвертой группы соединены соответственно с шиной данных устройства и ныходом первого элемента задержки, вторые входы и выходы элементов И пятой группы подключены соответствен. но, к выходу второго элемента задерж-. ки и шине данных устройства (11 .

В известной системе. обработки данных, оперативная память которой имеет многоблочную структуру и исполь зует в качестве блоков памяти ЗУ, при организации доступа к накопителю от нескольких -одновременно функционирующих абонентов памяти динамическое изменение состояний регистровидентификаторов в интересах одного из абонентов памяти (например, процессора) в общем случае может привести к нарушению правильности выполняемйх действий других абонентов памя15 ти (напрнмер, каналов ввода-вывода), которые имели доступ к этому блоку памяти наряду с.первым абонентом и к моменту изменения состоянйй еще не закончили свою работу. Для организа20 ции.динамического управления системой обработки данных в известном устройстве операционной системе приходится перед принятием решения о переключении состояния регистра-идену5 тификатора устройства переадресации цроизнодить сложный учет рабо-. ты всех абонентов-,,использующих в текущий момент дайный накопитель, и не производить перераспределение

30 этого ресурса до тех пор пока все его пользователи, имеющие, как правило, разные скорости функционирова" ния, полностью не завершат выполняе- . мый ими обмЕн или обработку. В результате усложняется программнОе обеспечение, планирующее работу систе-. мы, а главное, снижается .эффектив . ность работы системы в:целом из-за появления зависимости работы одних абонентов памяти от других.

40 Цель изобретения - повышение: на-: дежности н расширение функциональных возможностей путем независимой настройки устройства переадресации накопителя информации для различных абонентов одновременно на различные значения из пространства адресон ячеек памяти системы обработки данных.

Поставленная цель достигается тем, 50 что в устройство переадресации на.-, копителя информации системы обработ ки данных введены дешифратор адреса регистра, регистр режима, шестая . группа элементон И, третий элемент;

И, и регистров идентификации,н узлов блокировки и и блоков селекции адреса, управляющий вход, адреснйй

Вход, вход идентификации, вход:блокировки и первый выход. каждого из которых соединены соответственно с

60 выходом элемента ИЛИ, .адресным.вхо- дом устройства,.первйй выходом соответствующего регистра идентификации, первым выходом и. первым входом со- . ответствующего узла блокировки, .при дном второй вход первого узла бло1072053!

10

15!

25

55

65 кировки подключен к шине нулевого потенциала, второй выход каждого узла блокировки, кроме последнего, соединен с вторым входом следующего узла блокировки, а второй выход последнего узла блокировки подключен к управляющему входу регистра адреса, информационный вход ко.торого соединен с вторыми выходами всех блоков. селекции адреса, входы .-регистров идентификации подключены к выходам элементов И первой группы, а вторые выходы регистров иден° тификации соединены с вторыми входами соответствующих элементов И второй группы, вход дешифратора адреса регистра подключен к адресному входу устройства, а выходы де.шифратора адреса регистра соединены с третьими входами соответствующих элемнетов И,третьей группы, первый вход, второй вход и выход третьего элемента И подключены соот.ветственно к выходу блока сравнения, второму выходу дешифратора кода операции и первым входам элементов И шестой группы, вторые входы и выходы которых соединены соответственно с входом данных устройства и входом регистра режима, а первый и второй . выходы регистра режима подключены к третьим входам элементов И соответственно четвертой и пятой групп.

Кроме того, блок селекции адреса содержит элемент И, группу элементов

И и схему сравнения, первый вход, второй вход и выход которой соединены соответственно с адресным входом, входом идентификации и первым выхо- . цом блока, первый, второй и третий входы и выход элемента И подключены соответственно к выходу схемы сравнения., управляющему входу и вхоцу блокировки блока и первым входам элементов И группы, вторые входы и выходы которых соединены соответственно c адресным входом и вторым выходом блока.

Узел блокировки содержит элемент

НЕ и. элемент ИЛИ, первый вход, второй вход и выход которого. подключены соответственно к первому входу, второму входу и второму выходу узла, при этом вход и выход элемента

НЕ соединены соответственно с вторым входом и первым выходом узла.

На фиг.1 изображено устройство переадресации нанопителя информации, на фиг.2 — варианты выполнения блока селекции адреса и узел блокировки."

Устройство 1 переадресации нако:пителя информации содержит блок 2 сравнения кода, находящегося на шинах адреса, с кодом номера установочного места, поступающего из шифратора системных соединений и регистров 3 идентификации для хранения, кодов.адресов первых ячеек из пространства адресов ячеек памяти системы, блоки

4 селекции адреса для сравнения кода адреса, находящегося на шине адреса, с границами поля адресов, определяемыми кодами, находящимися в регистрах 3, и кодом, соответствующим количеству адресуемых ячеек, и для формирования кода адреса на регистре 5 адреса для хранения адреса и коммутации ячейки накопителя 6 информации,к которой происходит обращение в текущем цикле работы. Устройство также со- . держит блок 7 ввода-вывода для ввода информации в накопитель 6 информации от шины данных и в регистры 3 от шины данных и от шифратора системных соединений для вывода на шину данных информации из накопителя

6, .регйстров 3 и шифратора системных соединений, блок 8 управления для приема и передачи управляющих сиг- налов. устройства 1. Второй вход блока 2 является первым адресным входом устройства и соединен с шиной 9 адреса. Первый вход блока 2 соединен с шифратором 10 системных соединений. Выход блока 2 соединен с первым входом блока 8, второй вход которого является управляющим входом .устройства 1. Управляющий вход уст30 ройства соединен с шиной управления.

Входы регистров 3 соединены с первыми выходами блока 7, выходы— с первыми входами соответствующих им, 35 блоков 4 и пятыми входами блока .7.

Вторые входы блоков 4 соединены с выходом шифратора 11 внутренних соединений, хранящим код количества адресуемых ячеек, число разрядов и в котором связано с числом С ячеек соотношением (n-1)с0рф Ссп. Третьи входы блока 4 годключены к второму адресному входу устройства, который соединен с шиной 9 адреса.

Четвертые входы блока 4 соединены с выходом блока 8, первые выходы блоков 4 поразрядно объединены и подключены к первому входу регистра 5.

Выход регистра 5 соединен с адресным входом накопителя 6, информационный вход которого соединен с первым выходом блока 7. Информационный выход накопителя 6 соединен с первым входом блока 7.,Информационный выход устройства является вторым выходом блока 7 и соединен с шиной 12 данных. Третий вход блока 7 соединен с выходом блока 8, четвертый вход является установочным входом устройства, а пятый вход соединен с выхо60 дом дешифратора адреса регистра, вход которого подключен к первому адресному входу.

Все базовые компоненты устройства 1 переадресации накопителя информации выполнены аналогично (1J . Блок

1072053

2 выполнен по комбинационнои схеме рой выходы регистра 2/ соединены сопараллельного сравнения кодон. С вы- ответственно с третьими входами групп хода блока 2 блок 8 получает сигнал 23 и 24. Второй вход регистра 27 сосовпадения кода на шине 9 адреса с единен с первым выходом дешифратора кодом номера установочного места. На- 14 (не показано) . Регистр 27 ныполкопитель 6 является устройством па- 5 вен как триггерный регистр. Для промяти с произвольным доступом. Инфор- стоты будем считать, что он имеет мация с шины 12 заносится в регистры дна разряда и может устанавливаться

3 и в накопитель б. Блок 8 н основном и следующие состояния: "Доступно" используется для выполненйя двух фун- (начальное состояние), соответствукций: выдачи необходимых последова- 10 ет коду 00, "Резерв" (блокировка тельностей сигналов для управления чтения) — состояние 01, "Запрет занакопителем б и сигналон опроса и писи" — состояние 10, ".Отключено" ,изменения состояния регистров 3 и ре- состояние 11. гистра режима. Управляющие сигналы поступают на вход блока 8 по шине 13 f На фиг.2 показан в РазвеРнУтом управления. Блок 8 содержит дешифра- иде блок 4. Основная функция блока 4

5 н тор 14 элементы И 15 и 16 элементы

17 и 18 задержки, элемент ЙЛИ 19. л совпадениЯ, если адРес А на шине

Первые выходы дешифратора 14 соеди- 9 соответствует неравенству B

ИЛИ 19. ячеек памяти шифратором 11.

Блок 7 содержит пять групп 20-24 Блок 4 длЯ выполнениЯ Укаэанной ФУнэлементов И. К первым входам групп 25 кции (фиг.2 ) содержит два вычитате20 подключен выход шифратора 10, а ЛЯ Зд.и 31, элемент:ИЛИ 32 и rPyany вторые входы подключены к входу де- 33 элементов И. Первый и втоРой вхоцы шифратора 14. Первые входы группы 21 нычитателЯ 30 ЯвлЯютсЯ соответственподключены к выходу элемента И 15, но третьим и первым входом блока 4. а вторые входы — к шине 12. Выходы ЗО Первый выход вычитателя 30 соединен с групп 20 и 21 подк чены на входы ре- пеРньм входом гРУппы 33 и пеРвь гистров 3. первые входы групп 22,23 входом вычитателЯ 31, втоРой вход кои 24 подключены соответственно к ны- TOPOFQ ЯВПЯетсЯ втоРым. входом блока ходу элемента И 16 и к выходам эле- 4. Вторые выходы вычитателей 30 и 31 ментов 17 и 18 Вторые входы групп 22,5 соединены с первЫм и вторым входами

23 и 24 подключены соответственно к элемента И 32, тРетий и четвеРтый выходу регистров 3, к одному входу входы которого являются соответственнакопителя б и к его в оду. Шифра- но четвеРтым и пЯтым входом блока 4. тор 10 подк ючен к шинам нулевого и Выход элемента И 32 подключен к втоединичного потенциала через разъем, рому входу группы 33 и является вто25. Число разрядов шифратора Р опре- Рым выходом блОка 4, пеРвым выходом

40 деляется из выражения Р Ро N где

52

g — число устройств 1 Переадресации на первых выходах вычитателей 30 и н системе. Аналогично выполнен шиф31 получается соответственно раз.ратор 11 с той лишь разницей, что в ность A  и С-(A-В), т.е. В+С-A. нем отсутствует разъем. 45 "а вторых выходах вычитателей 30 и

31 вырабатываются соответственно. ход дешифратора 26 адреса регис- "единичные"сигналы, если A З В и тра соединен с шиной 9, а его выходы C А-В, т.е. В+С А. подключены к третьим вхо ам з -В, т.е. В+С А. В частном слуствующих групп 21 и 22. Ч д соответ- чае п и р и пользовании накопителей инЧисло Разря- Формации. стандартных размеров нана " пример, 16К, 32К и т.д.) блок 4 вылняется в упрощенном виде, предд деши ратора, связано с коли- пол честном п регистров 3 н устройстве ставленном на фиг.2

oo o (К-1) Ьф ФК Б 7 содержит также регистр 2

n . лок, элемент И 32 г пп э ру у лементов И 33 группу э о И 28 б 8 стр, режима, и схем 34 с держит эле И 29. П н а лок со- вхо с мент ервый и второй но т еть ды хемы 34 являются соответственвходы элемента И 29 р тьим и первым входом блока 4, соединены соот- выход. схемы 34 сое ветственно с выходом блока 2 и соединен с первым вхокоторы ых дом блока 4. Второй и третий элемента И 29 соединен с вторыми ежим, од входы элемента И 32 вл я яются четвертым и пятым входами блока 4. Выход нходыми элементов И 28, первые входы элемента И 32 по клю подключен к второму ду руппы 33, первый нход которой соединены с пер- соединен с третьим входом блока 4 а ным входом регистра 27. Первый и нто-65 выход я л д является первым выходом блоt

1072053

8 ка 4. Второй вход блока 4 и шифратор — Для загрузки или чтения регистра 3

11 в этом варианте не используются. к нему обращаются по уникальному ад-

Схема 34 и регистры 3 для этого слу- ресу. ФоРмирование уникального адречая содержат q разрядов, определяе- са может быть выполнено разными спомых из соотношения собами. В данном случае уникальный .адрес каждого регистра 3 образуется

5, Я Э путем объединения (конкатенации) где Ь - число разрядов в шине 9; P-Разрядного кода, соответствующего с - число ячеек в накопителе 6.. числу установочных мест в системе

Схеме 34 сравнивает -разрядный код для Устройств 1, и К-разрядного дворегистра 3 и старшие о разрядов ад- 10 ичного кода, соответствующего числу реса, а оставшиеся6оф, C младших Регистров 3 в устройстве. разрядов адреса подаются на первый Таким образом, число разрядов вход группы 33. узел 35 блокировки двоичного кода Н, используемое для содержит элемент НЕ .36 и элемент адресации любого регистра 3, составИЛИ 37. Вход элемента HE 36 и первый 15 «eT " = Р + вход элемента ИЛИ 37 объединены. ПУсть, например, число установочПервый и второй входы, выход .элемен- ных мест N (т.е. Устройств 1 в сита ИЛИ 37, выход элемента НЕ 36 яв- стеме).равно 16, а число регистров 3 ляются соответственно первым и вто- в устройстве .равно 4. Тогда общее рым входом и первым и вторым выхо- число РазРЯдов, необходимое длЯ адредом узла 35. сации регистра 3, равно 6, из них 4

Пятйй вход и второй выход блока 4 : (Р Fog q 16) Разряда адРесуют Уст соединены соответственно с вторым вы- Ройство 1, а 2 (K:=86 4) разряда — . 2 ходом и с вторым входом узла 35.Пер- номер регйстра 3 в нем. Так,при обра.вые выходы одних узлов 35 .соединены щении к второму регистру 3 (внутренпоследовательно с первыми входами. . ний двоичный адрес 01) устройства, смежных узлов. 35. Первый вход перво- Установленйого в системе на седьмом го в последовательности узла 35 сое- месте (код установочного места 0110; динен с шиной нулевого потенциала, .в обоих случаях отсчет ведется с а первый выход последнего узла 35 нуля), адрес обращения будет иметь соединен с вторым входом регистра 5. З0 двоичное значение 011001.

В работе устройства следует выде- Состояние регистра-идентификатора лить две главные функции: настройка 3 может быть изменено следующим..обРежимов доступа к накопителю б и Разом. Пусть по шине 13 .поступил си-. абеспечение доступа .к накопителю 6 гнал "Запись в регистр", на шину 9

Рассмотрим последовательность на" 35 подан код, указывающий, в каком устстройки устройства. В начальном со- ройстве 1 и в каком регистре 3 этого .стоянии (после включения электропи- . устройства должна быть выполнена тания) на шине 13 формируется код, требуемая установка, а на шине 12 имесоответствующий сигналу "Сброс .. ется информация, которую надо запиВ результате во всех устройствах 1 40 са ь в Регистр 3. Тогда то устройсистемы обработки данных дешифраторы ство 1, в котором совпали значения

14 формируют сигнал. на своем первом . информации на Р разрядах шины 9 и выходе. При этом опрашиваются груп- . кода номера Установочного места, .выпЫ 20 и код, вырабатываемый шифрато- Рабатывает сигнал разрешения на выром 10, загружается в регистры 3 (бу-45 ходе блока 2 и открывает элемент И дем .счйтать для простоты, что все . 15 для прохождения сигнала "Запись регистры 3 одного устройства при на- . в Регистр". выделяемого дешифратором чальной установке принимают одно и 14 для опроса группы 21, одновременто же значение). Поскольку каждому но дешифратор 26 выдает разрешающий устройству 1 в системе ссоатветствуеч потенциал на входы одних групп 21 22 св и установочный номер, то:в резуль- .в зависимости от значения соответст50

1 тате такой загрузки кодов номеров: . вующих К младших разрядов адреса на установочных мест. в регистре 3 всем анне 9. В результате открывается одустройствам 1 назначаются различные на из групп 21 и информация с шины поля пространства адресов ячеек aa-. .. 12 заносится в требуемый регистр 3. мяти системы. Одновременно сигнал 55 Аналогично производится чте ние содер".Сброс" с первого выхода дешифратора жимого регистра 3. Ерн поступлении

14 устанавливает регистр 27 (эта цепь кода сигнала "Чтение регистра" по условно не показана) в начальное ну- шине 13 и соответствующего кода на левое состояние, соответствующее раэ шинах 9 в одном из устройств 1 срарер ению ввода и вывода данных в на- 60 батывает блок 2 и открывает элемент копитель -б. Последующая настройка : И 16 для прохождения. сигнала "Чтесвязана с присвоением регистрам 3 . ние регистра", выделяемого дешифратоначальных адресов из Пространства ад- ром 14 для опроса группы 22. Другбе

pecos памяти системы и установки тре- разрешение на вход группы 22,доступа-. буемого режима работы в. регистре 27.;65 ет от дешифратора 26. В результате

1072053 информация из регистра 3 поступает на шину 12. Подобным же образом производится занесение информации в регистр 27. При поступлении кода сигнала "Режим" по шине 13 и соответствующего P-разрядного кода на ши- 5 нах 9 (коды младших К разрядов игнорируются) в одном из устройств 1 срабатывает блок 2 и открывает элемент И 29 для прохождения сигнала

"Режим", выделяемого дешифратором )0

14 для опроса элементов И 28. В ре- . зультате информация с шины 12 поступает в регистр 27.

Рассмотрим работу устройства при обеспечении доступа к накопителю 6.

Для обращения к накопителю 6 по шине 13 передаются сигналы "Запись в память", "Чтение памяти", которые, проходя через дешифратор 14, поступают на элемент ИЛИ 19 и на один из элементов 17 или 18 соответственно.

Сигнал с выхода элемента ИЛИ 19 поступает на входы блоков 4. Одновременно на все блоки 4 подается информация с шин 9, данные с регистров 3 и код количества адресуемых в устройстве ячеек памяти из шифратора 11. Первоначально на входах и выходах всех элементов ИЛИ 37 узлов 35 отсутствуют сигналы, а на выходах всех элементов НЕ 36 имеется разре- 30 шающий потенциал, который подается на элемент И 32. Если адрес, заданный. на шине 9, попадает в пространство адресов, определяемое настройкой регистров 3 и объемом накопителя

6 данного устройства 1, т.е. выполняется условие В «(A 4 B + С, то вычитатели 30 и 31 (фиг.2 a ) одновременно выдают на элемент И 32 "единичный признак результата или срабаты- 40

- вает схема 34 (фиг.2б) и выдает на вход. элемента И 32 потенциал разрешения. В результате в блоке 4, в кото ром выполняется условие селекции, т.е. соотношение В > A>(B + С) срабатывает элемент И 32, открываются элементы группы 33 и разность (A-В) (Фиг.2) или младшие Bog < C разрядов шины 9 (фиг.2 Б) поступают на вход регистра 5. Эта разность (или младшие разряды адреса) далее записывается 50 в регистр 5 и используется в качестве внутреннего адреса для ввода и выборки информации в (из) накопителя 6. Пусть, например, в системе обработки данных имеются накопители емкостью С=16К, а число разрядов в шине 9 равно, 18, используем вариант, показанный на фиг.26, тогда = 18>og< 16К = 4. т.е. регистры 3 и схема 35 должны быть четырехразрядными.

Допустим, что состояние одного регистра 3 равно О, а другого 3. Следовательно, в рассматриваемой системе при указанной настройке регистров 3 они будут открывать доступ к соответствующим накопителям б, если адрес будет лежать соответственно в граниvax 0(A ь(0+1) 16К и 3 ° 16K А <

i(3+1) ° 16К . В случае, если рассматриваемые регистры 3 управляют одним накопителем б, то, как видно из примера, для различных абонентов памяти могут быть определены разные (в данном случае непересекающиеся) физические адреса. Сигнал выполнения условия селекции поступает с выхода элемента И 32 на вход элемента ИЛИ

37 и далее последовательно переносится на вход и выход элементов ИЛИ

37 в других узлах 35 устройства 1.

Сигнал с выхода элемента ИЛИ 37 последнего узла 35 разрешает прием в регистр 5 адреса с выхода группы 35 одного из блоков 4 и формирует начало операции обращения к накопителю б.

Выборка информации происходит следующим образом. Сигнал "Чтение памяти" поступает с выхода дешифратора

14 на элемент 18 и далее на первь1й вход группы 24. Если обращение к накопителю 6 бьло разрешено и если регистр 27 выдает разрешающий сигнал на третьи входы группы 24, то группа 24 выдает информацию из накопителя б на шину 12. Аналогично производится ввОд информации. Сигналы

"Запись в Память" поступают с выхода дешифратора 14 на элемент 17 и далее поступают на первый вход группы 23. При наличии обращения и разрешения ввода от регистра 27 в накопитель б записываются данные через группу 23. Поскольку в системе обработки данных могут оказаться несколько устройств 1, для которых справедливо соотношение В 3 Л>(В+С), то одна и та же.операция ввода или выборки может одновременно происходить в нескольких устройствах 1 системы. Устройства 1 системы, в которых неравенство В 8 7-..) (В+C) не выполняется, остаются пассивными.

Регистры 3 в одном устройстве 1 должны настраиваться ярк, чтобы задаваемое ими пространство адресов ячеек памяти ие пересекалось. Иными словами, при правильной настройке устройства 1 должен срабатывать элемент И 32 только в одном блоке 4.

Для предотвращения неопределенных пбследствий, которые могут возникнуть в результате динамической ощибки или сбоя, блоки 4 охвачены приоритетными средствами бЛокировки. С этой целью к входу элемента ИЛИ 37 подключен элемент НЕ 36. В результате при появлении сигнала селекции в одном из блоков 4 он поступает в узел 35 на вход и выход элемента

ИЛИ 37 и исопльзуется элемент НЕ

36 для подавления возникновения .сигналов селекции в других оставшихся блоках 4. При необходимости контроля за динамическими ошибками блок 4 легко может быть допол12

1072053

11 нен. средствами идентификации указан ной ошибки (например, элементом И, подсоединенным к входу элемента ИЛИ...

37 и выходу элемента И 32). Напротив .если средства блокировки динаI

5 мической ошибки не требуются, то элемент HE . 36 можно ис-. клкчить

Регистр 27 также расширяет функциональные возможности устройства

1, .обесйечивает Простую настройку на работу или резервирование, а в режиме "Отключено" обеспечивает сохранение "фотографированного" состояния. системы для ее рестарта с .требуемой контрольной точки.

1072053

Составитель Г.Виталиев

Редактор Л.Филь ТехредМ.Тепер, Корректор N.ùàðoøè

Заказ 127/41 Тираж 699 . Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113635, Москва, Ж-35, РаушсКая наб., д.4/5

Филиал ППП "Патент", r.Óæãîðoä, ул.Проектная,4