Устройство для мажоритарного декодирования

Устройство для мажоритарного декодирования

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ 1У1АЖОРИ- . ТАРНОГО ДЕКОДИРОВАНИЯ, содеряащее ключ, счетчик, регистры и реиающий блок, первые входы KOTOPI-OX соединены соответственно с перпими входами блока синхронизации, второй вход ключа является входом устройства, выходы первого и второго регистров соединены соответственно с вторьоми и третьими входами счетчпка и peuiai щего блока, выход третьего регистра соединен с четвертыг/i входом решающего блока, первые выходы которого являются выходами устройства, о т л и ч а п щ е е с я теп, что, с целью повышения помехоустойчивости устройства,в него введены элемент ИЛИ, формирователь сигналов, коммутаторы и четвертый регистр, первые входы формирователя сигналов, четвертого регистра и первого, второго, третьего и четвертого ключей подключены соответственно к вторьм выходам блока синхронизапии, выход ключа соединен с первым входом элемента ИЛИ, выход которого соединен с четверти; входом счетчика, первый и второй выходы счетчика соединены соответственно с вторыми входами первого и второго комг утаторов , втopы I и третьим входами формирователя сигналов и пят1-1м и шестым входами решающего блока, третий выход счетчика соединен с четвер тым входом формирователя сигналов и седьмым входом решающего блока, выходы первого, второго, третьего и четвертого коммутаторов подключены соответственно к вторым входам первого, второго, третьего и четвертого регистров, выходы третьего и четвертого регистров соединены соответственно с вторыми входами третьего и четвертого коммутаторов и с вторырд и третьим входами элемента ИЛИ,выход четвертого регистра соединен с восьг сым входом решающего блока, второй выход кот торого подключен С третьему входу (Л четвертого коммутатора, первый, второй и третий выходы формирователя с: сигналов соединены соответственно с третьими входами первого, второго и третьего кo 1г/Iyтaтopoв, четвертые входы первого, третьего и четвертого коммутаторов и пятый вход формирователя сигналов объединены с девятым входом решающего блока и подключены к входу устройства, выходы-первого и второго регистров соединены соответственно с пятым входом первого 00 коммутатора и четвертым входом рого коммутатора, с шестым и седьглым входами формирователя сигналов. СХ5 2. Устройство по п. 1, отли00 чающееся тем, что формирователь сигналов содержит триггеры; элементы И, элементы ИЛИ, элемент НЕ, элементы И-НЕ, элементы ЗАПРЕТ, первые вхо)цы первого и второго триггеров, первых элементов и и Ит-НЕ, второго элемента И и вход элег.1ента НЕ объединены соответственно и подключены к первому, второму и третьему входам формирователя сигналов, выходы первого,второго и третьего элементов ИЛИ подключены соответст

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (39) (И) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3426295/18-24 (22) 23.04.82 (46 ) 15.02. 84. Бюл. Р 6 (72 ) A.Ê. Грешневиков, В. И.Ключко, О. П. Малофей, Ю. И. Николаев и И.ВеЧистяков (53) 621 398 (038.8) (56 ) 1. Авторское свидетельство .СССР

v 495767, кл. Н 03 К 10/00, 1976.

2. Лвторское свидетельство СССР

Р 767989, кл. Н 04 ), 1/10, Н 03 К 13/32, 1970.

3. Авторское свидетельство СССР

Р 084163, кл. Н 04 I, 1/10, Н 03 К 13/32, 1978 (прототип). (54 )(57 ) 1 . УСТРОЙСТВО ДЛЯ МЛЖОРИТАРНОГО ДЕКОДИРОВАНИЯ, содержащее ключ, счетчик, регистры и реггающий блок, первые входы которых соединены соответственно с первыми входами блока синхрониэации, второй вход ключа является входом устройства, выходы первого и второго регистров соединены соответственно с вторыми и третьими входами счетчика и решающего блока, выход третьего регистра соединен с четвертым входом решающего блока, первые выходы которого являются ныходами устроиства, о т л и ч а ю щ е е с я теи, что, с целью повышения помехоустойчивости устройства, в него введены элемент

ИЛИ, форглирователь сигналов, коммутаторы и четвертый регистр, первые входы формирователя сигналов, четвертого регистра и первого, второго, третьего и четвертого ключей подключены соответственно к вторьм выходам блока синхронизапии, выход ключа соединен с первым входогл элемента ИЛИ, выход которого соединен с четвертым входом счетчика, первый и второй выходы счетчика соединены соответственно с вторыми входами первого и второго коылутаторов, вторым и третьим входами

3(5g G 0U С 19/16; Н 03 К 13/34 формирователя сигналов и пятглм и шестым входами решающего блока, третий выход счетчика соединен с четвер тым входом формирователя сигналов и седьмым входом решающего блока, выходы первого, второго, . третьего и четвертого коммутаторов подключены соответственно к вторым входам первого, второго, третьего и четвертого регистров, выходы третьего и четвертого регистров соединены соответственно с вторыми входами третьего и четвертого коммутаторов и с нторыгл и третьгггл входами элемента ИЛИ,выход четвертого регистра соединен с восьглым входом решающего блока, второй выход ко- ф торого подключен -. третьему входу четвертого коимутатора, первый, второй и третий выходы формирователя сигналов соединены соответственно с третьими входами первого, второго и третьего коиглутаторов, четвертые Я входи первого, третьего и четвертого коммутаторов и пятый вход формир вателя сигналон объединены с девятым входом решающего блока и подключены к входу устройства, выходы. первого и второго регистров соединены соответственно с пятым входом первого коммутатора и четвертым входом второго коммутатора, с шестым и седьмым входами формирователя сигналов

? . Устройство по п. 1, о т л и ч а ю щ е е с я тем, что формирователь сигналов содержит триггеры; элементы Н, элементы ИЛИ, элеиент

НЕ, элементы И-НЕ, элементы ЗАПРЕТ, первые входы перного и нторого триггеров, первых элементов И и И-. HE, второго элемента И и вход элемента

HE объединены соответственно и подключены к первому, второму и третьему входаи формирователя сигналов, выходы первого, второго и третьего элеиентов ИЛИ подключены соответст1073788 венно к первому, второму и третьему выходам формирователя сигналов, первый вход третьего элемента ЙЛИ подключен к четвертому входу формирователя сигналов, вторые входы первых элементов Й и И-НЕ объединены с первыми входами третьего элемента

И и элемента ЗАПРЕТ и педключены к пятому входу формирователя сигналов, вторые входы первого и второго триггеров подключены соответственно к шестому и седьмому входам формирователя сигналов, выходы первого и второго триггеров соединены соответственно с первыми входами второго элемента И-НЕ, четвертого элемента

И, с вторым входом элемента ЗАПРЕТ и с вторыми входами третьего, четвергого элеиентов И, второго элемента

И-НЕ, выходы элемента НЕ, первого и второго элементов И-НЕ, элемента

ЗАПРЕТ, второго и четвертого элементов И соединены соответственно с первым и вторым входами первого и второго элементов ИЛИ и с вторым и третьим входами третьего элемента

ИЛИ, выход первого элемента И соединен с вторым входом второго элемента И и третьим входом первого элемента ИЛИ, выход третьего элемента И соединен с третьим входом второго элемента ИЛИ и с четвертым входом третьего элемента ИЛИ.

3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что решающий блок содержит переключатели, первый, второй и третий ключи, первые входы которых соединены соответственно с первыми входами решающего блока, вторые входы первого, второго и третьего переключателей подкл эчены соответственно к второму, третьему и четвертому входам реша»эщего блока, первые внходы первого, второго и третьего переключателей соединены соответственно с первыми входами первого, второго и третьего зле лентов Й, выходы которых соединены соответственно с первыми входами первого, второго и третьего элементов

ДЯИ, выход первого ключа соединен с первым входом четвертого элемента

ИЛИ, выход которого подключен к первоМу выходу решающего блока, первый и второй элементы ЗАПРЕТ, второй вход второго ключа подключен к пятому входу решающего блока, выход второго ключа соединен с первым входом четвертого эле1лента И, второй вход первого ключа объединен с первым входом пятого эле»лента И и подключен к шестому входу решаюцего блока, второй вход третьего ключа подключен к седьмому входу реша эщего блока, выход третьего ключа соединен с первым входом пятого элемента ИЛИ и с вторыми входами четвертого и пятого элементов И, выходы четвертого и пятого элементов И соединены соответственно с вторым и третьим входами пятого элемента

ИЛИ, выход которого соединен с вторым входом четвертого элемента ИЛИ . и с вторым выходом решающего блока, первые входы четвертого, пятого и шестого переключателей соединены соответственно с первыми входами решающего блока, первый выход четвертого переключателя соединен с первыми входами шестого элемента ИЛИ и шестого, седьмого элементов И, вторые входы четвертого переключателя и шестого элемента ИЛИ подключены соответственно к восьмому и девятому входам решаюцего блока, второй выход четвертого переключателя и выход третьего элемента ИЛИ соединены соответственно с третьим и четвертым входаии четвертого элемента ИЛИ, первый выход первого переключателя соединен с первыми входами первого элемента ЗАПРЕТ и седьмого элемента ИЛИ, первый выход второго переключателя соединен с первым входом второго элемента ЗАП=

PET выход которого соединен с вторым входЬм второго элемента ИЛИ, выход шестого элемента ИЛИ и второй выход первого переключателя соединены соответственно с вторыми входами первого, второго элеиентов

ЗАПРЕТ и третьего, шестого элементов И, выходы первого, седьмого и второго переключателей соединены соответственно с вторым, третьим входами. пятого переключателя и вторым входом шестого переключателя, выход первого элемента ЗАПРЕТ и второй вы .од второго переключателя соедннень соответственно с вторым входом первогО элемента ИЛИ и с третьим входом шестого переключателя, первый и второй выходы третьего переключателя соединены соответственно с вторым входом седьмого элемента И и с вторыми входами первого, второго элементов И, седьмого элемента ИЛИ,вь|ходы пятого и шестого переключателей соединены соответственно с первыми выходами решающего блока, выходы шестого и седьмого элементов И соединены соответственно с вторым и третьим входами третьего элемента ИЛИ.

1 073788

Изобретение относится к телемеха" нике и вычислительной технике и моK(eT быть использовано в системах передачи и обработки дискретной информации дпя коррекции ошибок при многократном повторении сообщений.

Известно устройство для мажоритарного декодирования при приеме информации по,параллельным каналам связи, содержащее регистры и элементы И, ИЛИ, }}Е (13

Недостатком этого устройства является отсутствие воэможности декодирования кодов с -повторением, разнесенных во времени, без дополнительных буферных накопителей. 15

Известно устройство для мажоритарного декодирования, содержащее регистры, ключ, сумматоры, элементы

И, ИЛИ, НЕ, переключатель, триггер, элемент задержки и позволяющее под- 20 вергать мажоритарной обработке три, пять и более повторений сообщения без потери промежуточных результатов r.?) .

Недостатком этого устройства является низкая помехоустойчивость, поскольку анализируются не все возможные сочетания повторений сообщения.

Наиболее близким по технической сущности к предлагаемому является устройство для мажоритарного декодирования,содержащее ключ, счетчик, первый, второй и третий регистры и решающий блок, первые входы которых соединены соответственно с выхода- Ç5 ми блока синхронизации, первые входы первого, второго и третьего элементов И объединены с вторым входом ключа и подключены к входу устройства, выход ключа соединен с вторым 40 входом счетчика, выходы счетчика соединены соответственно с вторыми входами первого, второго и третьего элементов И, выходы которых соединены соответственно с вторыми входами пер-45 вого, второго и третьего регистров и решающего блока, выходы первого, второго и третьего регистров соединены соответственно с третьими, четвертыми и пятыми входами решающего блока и счетчика, первый и второй выходы решающего блока подключены соответственно к третьему входу ключа и к выходу устройства.

Решающий блок содержит первый, 55 второй и третий переключатели, первый, второй, третий, четвертый, пятый и шестой ключи, первые входы которых подключены соответственно к первым входам решающего блока, пер- 60 вые входы первого, второго и третьего элементов }}JI}I соединены сос тветственно с вторыми входами решающего блока, вторые входы первого, второго и третьего переключателей сое- б5 динены соответственно с третьим, четвертым и пятым входами решающего блока, выход первого переключателя соединен с первыми входами первого, второго и третьего элементов И, выход второго переключателя соединен с первым входом четвертого элемента И и с вторыми входами первого элемента И и первого ключа, вторые входы четвертого элемента И и второго ключа объединены и подключены к первому входу первого элемента ИЛИ, выход третьего переключателя соединен с вторым входом третьего элемента И, выход которого соединен с вторыми входами первого и второго элементов ИЛИ, выходы которых соединены соответственно с вторыми входами третьего и четвертого ключей, выход первого элемента И соединей с вторым входом первого элемента

ИЛИ, выход четвертого элемента И соединен с вторыми входами второго элемента И и третьего элемента ИЛИ, выход последнего соединен с вторым входом пятого ключа и с третьям входом второго элемента ИЛИ, выход второго элемента И соединен с .вторыи входом шестого ключа, выходы первого, второго, третьего, четвертого, пятого и шестого ключей соединены соответственно с первым, вторым, третьим, четвертым, пятым и шестыи входами четвертого элемента ИЛИ, выход которого соединен с первым и вторым выходами решающего блока (3) .

Недостатком этого устройства яв-ляется низкая помехоустойчивость, поскольку подвергая мажоритарной обработке первые ..-ри, затем пять, семь повторений сообщения, устройство не анализирует группу, состоящую из трех или пяти повторений, сдвинутую относительно начала EIa два повторения, и не осуществляет мажоритарной обработки. Если интенcEEBHoMу воздействию помех подвергаются четыре повторения, возникают группирующиеся ошибки (что характерно для реальных каналов связи), то известным устройством будут исправлены не все ошибки после приема смеси .IQBTopBний.

Цель изобретения — повышение -помехоустойчивости устройства.

Поставленная цель достигается тем, что в устройство, содержащее ключ, счетчик, регистры и решаищйй бло«, первые входы которых соединены

cooTBетственно с первыми входаии блока синхронизации, второй вход ключа является входом устройства, выходы первого и второго регистров соединены соответственно с вторыми и третьими входами счетчика и решающего блока, выход третьего регистра соединен с четвертым входом решающе1073788 го блока, первые входы которого яв= ляются выходами устройства, введены элемент ИЛИ, формирователь сигналов, коммутаторы и четвертый регистр, первые входы формирователя сигналов, четвертого регистра и первого, второго, третьего и четвертого ключей подключены соответственно к вторым выходам блока синхронизации, выход ключа соединен с первым входом элемента ИЛИ, выход которого соединен с четвертым входом счетчика, первый и второй выходы счетчика соединены соответственно с вторьии входами первого и второго коммутаторов, вторым и третьим входами 15 формирователя сигналов и пятым и шестым входами решающего блока, третий выход счетчика соединен с четвертым входом формирователя сигналов и седьмым входом решающего блока, выходы первого, второго, третьего и четвертого коммутаторов подключены соответственно к вторым входам первого, второго, третьего и четвертого регистров, выходы третьего и четвертого регистров соединены соответственно с вторыми входами третьего и четвертого коммутаторов и с вторым и третьим входами элемента ИЛИ, выход четвертого регистра соединен с восьмым входом решающего блока, второй выход которого подключен к третьему входу четвертого коммутатора, первый, второй и третин выходы формирователя сигналов соединены соответственно с третьими входами перво- З5 го, второго и третьего коммутаторов, четвертые входы первого, третьего и четвертого коммутаторов и пятый вход формирователя сигналов объединены с девятым входом решающего бло- 40 ка и подключены к входу устройства, выходы первого и второго регистров соединены соответственно с пятым входом первого коммутатора и четвертым входом второго коммутатора, с шес- 45 тым и седьмым входами формирователя сигналов.

Фор 1ирователь .сигналов содержит триггеры, элементы И, элементы ИЛИ, элемент НЕ, элементы И-НЕ, элемент

ЗАПРЕТ, первые входы первого и второго триггеров, первых элементов И и И-HE âòîðîãî элемента И и вход элемента HE объединены соответственно и подключены к первому, второму и третьему входам формирователя сигналов, выходы первого, второго и третьего элементов ИЛИ подключены соответственно к первому, второму и третьему выходам формирователя сиг- 60 налов, первый вход третьего элемента ИЛЙ подключен к четвертому входу формирователя сигналов, вторые входы первых элементов И и И-НЕ объединены с первыми входами третьего 65 элементаИ и элемента ЗАПРЕТ и подклю- чены к пятому входу формирователя сигналов, вторые входы первого и второго триггеров подключены соответственно к шестому и седьмому входам формирователя сигналов, выходы первого и второго триггеров соединены соответственно с первыми входами второго элемента И-НЕ, четвертого элемента И, с вторьм входом элемента ЗАПРЕТ и с вторыми входами третьего, четвертого элементов И, второго элемента И-НЕ, выходы элемента НЕ, первого и второго элементов И-НЕ, элемента ЗАПРЕТ, второго и четвертого элементов И соединены соответственно с первым и вторым входами первого и второго элементов ИЛИ и с вторым и третьим входами третьего элемента ИЛИ, выход первого элемента И соединен с вторьм входом второго элемента И и третьим входом первого элемента

ИЛИ, выход третьего элемента И соединен с третьим входом второго элемента ИЛИ и с четвертым входом третьего элемента ИЛИ.

Решающий блок содержит переключатели, первый, второй и третий ключи, первые входы которых соединены соответственно с первыми входами решающего блока, вторые входы первого, второго и третьего переключателей подключены соответственно к второму, третьему и четвертому входам решающего блока, первые выходы первого, второго и третьего переключателей соединены соответственно с первыми входами первого, второго и третьего элементов И, выходы которых соединены соответственно с первыми входами первого, второго и третьего элементов. ИЛИ, выход первого ключа соединен с первым входом четвертого элемента ИЛИ, выход которого подключен к первому выходу решающего блока, первый и второй элементы ЗАПРЕТ, второй вход второго ключа подключен к пятому входу решающего блока, выход второго ключа соединен с первым входом четвертого элемента И, второй вход первого ключа объединен с первым входом пятого элемента И и подключен к шестому входу решающего блока, второй вход третьего ключа подключен к седьмому входу решающего блока, выход третьего ключа соединен с первым входом пятого элемента ИЛИ и с вторыми входами четвертого и пятого элементов И, вьйсоды четвер- . того и пятого элементов И соединены соответственно с вторым и третьим входами пятого элемента ИЛИ, выход которого соединен с вторьм входом четвертого элемента ИЛИ и с вторым выходом решающегО блока, первые

1073788 входы четвертого, пятого и шестого переключателей соединены соответственно с первыми входами решающего блока, первый выход четвертого переключателя соединен с первыгли нходами шестого элемента ИЛИ и шестого, седьмого элементов И, вторые входы четвертого переключателя и шестого элемента ИЛИ подключены соответственно к восьмому и девятому входам решаюцего блока, второй выход четвертого переключателя и выход третьего элемента ИЛИ соединены соответственно с третьим и четверйым входами четвертого элемента ИЛИ, первый выход первого переключателя соединен с первыми входами первого элемента ЗАПРЕТ и седьмого элемента ИЛИ, первый выход второго переключателя соединен с первым входом второго элемента ЗАПРЕТ, выход которого сое- 20 динен с вторим входом второго элемента ИЛИ, выход шестого элемента ИЛИ и второй выход первого переключателя соединены соответственно с вторыми входами первого, второго элементов 25

ЗАПРЕТ и третьего, шестого элементов И, выходы перного, седьмого и второго переключателей соединены соответственно с вторым, третьим входагли пятого переключателя и вторым 30 входом шестого переключателя, выход первого элемента ЗАПРЕТ и второй выход второго переключателя соединены соответственно с вторым входом первого.элемента ИЛИ и с третьим входом шестого переключателя, первый и второй выходы третьего переключателя соединены соответственно с нторьм входом седьглого элемента И и с вторыми входами первого, второго элементов И, седьмого элемента ИЛИ, выходы пятого и шестого переключателей соединены соответственно с первыми выходами решающего блока, выходы шестого и седьмого элементов И соеди-: нены соответственно с вторыл и треть-45 им входами третьего элемента ИЛИ.

На фиг. 1 представлена структурная схема устройства для мажоритарного декодирования;.на фиг. 2 — структурная схема формирователя сигналов; .на фиг. 3 — структурная схема решающего блока.

Устройство для мажоритарного декодирования содержит ключ 1, элемент

2 ИЛИ, счетчик 3 {счетные ячейки 3-1,55

3-2, 3-3), формирователь 4 сигналов, коммутаторы 5 — 8, регистры 9 — 12 сдвига, решающий блок 13, блок 14 синхронизации, триггеры 15 и 16, элементы 17 НЕ, элемент 18 H-HE, бО элементы 19 и 20 И, элемент 21 И-НЕ, элемент 22 ЗАПРЕТ, элементы 23 и

24 И, элементы 25, 26 и 27 ИЛИ, переключатели 28, 29 и 30, элемент

31 ИЛИ, переключатель 3.2, ключи 33 и б5 и 34, элементы 35, 36 и 37 И, элемент 38 ЗАПРЕТ, элементы 39 - 43 И,элементы 44 — 48 ИЛи, переключатели

49 и 50, ключ 51, элемент 52 ИЛИ. формирователь 4 сигналов, включаясь в работу в момеит начала приема шестого повторения, преобразует коды входных сигналов, своим воздействием меняя первоначальное функциональное назначение регистров 9, 10 и 11 сдвига. Работа формирователя 4 может быть задана табл. 1. Согласно табл. 1 могут быть получены соответствующие логические выражения, с помоцью которых реализуется функциональная схема формирователя 4. 1 4 1 4 (i)

3 2 9 1

2 2 1 у — х х + х + х x +

4 5 1

В их состав входят следующие переменные: хг — значения элементов шестого повторения сообщения, поступающих на входыформирователя 4;

Х2Хг — цифровой код числа единичных сигналов в одноименных элеглентах третьего, четвертого, пятого повторений (входы г, д формирователя

4);

Х4,g),X - цифровой код числа единичных сигналов в одноименных элементах пяти повторе.ний сообцения (входы, а, б, н форглирователя 4);

Ч< — сигнал пр гнятия решения по одноименным элементам шести повторений (выход е форглирователя 4);

1 — имеет место преобладая = ние элеглентов одного типа;

Д4

0 — одинаковое количество элементон разного типа; сигнал принятия решения по

2 одноименным элементам третьего, четвертого, пятого, шестого повторений (выход ж формирователя 4);

1 = 1 — имеет место преобладаэ2 ние элементов одного типа;

0 — одинаковое количество элементов разного типа;

0 — значение результата приняЬ тия решения первого (У1) и второго{У2) типа (выход,3 формирователя 4); — 1 — в одноименных элементах

3 преобладают единичные сигналы;

0 — во всех остальных слуЧа ях.

При приеме первых трех повторений в регистрах 12, 11 и 9 хранятся

1073708

65 элементы вышеупомянутых повторений сообщения соответственно. С приходом четвертго и пятого повторения н регистрах 9 и 10 хранится код числа единиц в одноименных элементах третьего, четнертого, пятого повторений, элементы первого повторения сохраняются в регистре 12, второго — в регистре 11 сдвига.

После прихода шестого повторения в регистры 9, 10 и 11 заносится результат обработки формирователем 4, а результат мажоритарной обработки пяти повторений хранится в регистре

12. По окончании приема седьмого повторения в регистре 9 хранится результат мажоритарной обработки семи повторений, а в регистре 10 результат обработки пяти последних повторений, т.е. 3-, 4-, 5-, 6- и, 7-го.

Работа решаюцего блока 13 задается следующи>ли логическими условиями, полученными из табл. 2: (2 ) 2 = >3 7 2 где х — значение элементов седьмо 7 го повторения; результат мажоритарной обработки семи повторений сообцения;

2 — результат мажоритарной об2 работки пяти последних повторений.

В состав блока 13 входит схема, осуществляющая мажоритарную обработку трех первых повторений, реализуемая в соответствии с логическим выражением, полученным из табл. 3, >: = 6, 6 +6> 63 + „69 (3) где ᄠ— значения, которые могут принимать одноименные элементы первого, второго и третьего повторений сообщения;

Z — значение результата мажори3 тарной обработки по комбинации одноименных элементов трех повторений.

Устройство работает следующим образом.

Исходное состояние счетчика 3, регистров 9 — 12 и триггеров 15 и

16 — нулевое, ключ 1 закрыт, первый вход коммутатора 8 открыт.

Первое повторение сообщения через коммутатор 8 поступает на вход регистра 12, в котором оно запоминается. По окончании приема первый вход коммутатора 8 закрывается, открывается первый выход переключателя 32 блока 13, элементы первого понторения сообцения выдаются на

5 l0

45 выход устройства для дальнейшей работки. Осуществляется прием второго повторения сообщения. Открынается первый вход коммутатора 7, по которому элементы второго повторения сообщения записываются в регистр 11.

Сообщение из регистра 11 поступает на вход переключателя 30 блока 13, с первого открытого выхода которого через элемент 45 ИЛИ поступает на второй открытый вход переключателя

49, а затем на выход устройства для дальнейшей обработки. Элементы третьего повторения сообщения через второй открытый вход коммутатора 5 заносятся в регистр 9, откуда через переключатель 29 с первого его выхода через элемент 45 ИЛИ и открытый второй нход переключателя 49 проходят на выход устройства. Затем осуществляется мажоритарная обработка первых трех повторений. После окончания приема элементов третьего повторения закрывается второй вход коммутатора 5 и открываются третий вход коммутатора 5, вторые входы коммутаторов 7 и 8 для перезаписи информации, хранящейся в регистрах

9, 11 и 12. Кроме перезаписи информация с выходов регистров 10, 11 и 12 поступает на входы переключателей 29, 30 и 32 блока 13. В этот момент закрываются первые и открываются вторые выходы переключателей 29, 30 и 32, к которым под— ключена схема выборки по критерию, два из трех на элементах 39, 40, 41 и 48 ИЛИ, с выхода которой результат ма><оритарной обработки выдается на выход устройства. Благодаря перезаписи информации возмо><но повторение описанной процедуры для выдачи еще раз результата лажоритарной обработки, после чего вторые выходы переключателей 28, 30 и 32 закрываются, также закрываются вторые входы переключателей 49 и 50.

Таким образом, по окончании приема третьего повторения и получения мажоритарного результата в регистре 9 оказывается записанным третье повторение, в регистре 11 — второе, а в регистре 12 — первое повторенйе сообщения. С приходам четвертого повторения открываются перные входы коммутаторов 5 и б, закрываются третий вход первого коммутатора 5 и вторые нходы коммутаторов 7 и 8, счетчик 3 находится в нулевом состоянии. Открывается ключ 1, и через элемент 2 ИЛИ сигнал чу нертого повторения поступает на вход счетчика 3. До момента прихода первого символа четвертого повторения на один разряд сдвигается информация н регистре 9, получается, что первый элемент третьего повторения с ныхо1073788

20 да регистра 9 поступает на установочный вход первого разряда 3-1 .счетчика 3. Если этот элемент "1", то первый разряд счетчика 3 устанавливается в это же состояние. Если первый элемент четвертого повторения также "1", то состояние счетчика 3 изменяется - первый разряд устанавливается в "0", а второй разряд в "1 ". При считывании состояний счетчика в первый разряд регист- 10 ра 9 записывается "0", а в первый разряд регистра 10 — "1". Далее счетчик 8 сбрасывается в ноль, информация в регистрах 9 и 10 сдвигается на один разряд, и счетчик 3 15 устанавливается. в состояние, соответствующее второму элементу третьего повторения. С приходом очередного элемента четвертого повторения процесс обработки повторяется.

При приеме каждого элемента пятого повторения состояние первого и вторго разрядов счетчика 3 может оказаться в одном из следующих состояний: 00, 10, 01, l1 — определяющих код числа единиц в одноигленных элементах трех повторений (третьего, четвертого и пятогО) . По

Данным Ъодам можно получить результат мажоритарной обработки трех вышеупомянутых повторений, используя следующее правило.

Информация "1" формируется и выдается на выход устройства в тех случаях, когда счетчик 3 находится в состоянии 01, 11 (две или три единицы из трех возгложных) . Информационный "0" форглируется и выдается на выход устройства для состояний 00 и 10 счетчика 3 (три или два из трех возможных);

Следовательно, информационные элементы могут непосредственно формироваться по состоянию второго разряда счетчика 3. Поступая .на четвертый вход решающего блока J3, ин- 45 формационные элементы результата мажоритарной обработки через открытый ключ 51 и элемент 52 ИЛИ выдаются на выход устройства для дальнейшей обработки. Если результат мажоритарной обработки два из трех необходимо выдать повторно, то содержимое регистра 10 поступает в решающий блок 13 на второй вход, где через переключатель 29 со второго его выхода по второму открытому входу переключателя 50 выдается на выход . устройства.

С момента окончания приема пятого повторения закрываютса ключи 1 60 и 51, на коммутаторах 5 и б . отключаются первые входы, подключаются на коммутаторе 5 четвертый вход, на

-коммутаторах б и 7 — третьи входы, открывается третий вход коммутатора

8. Затем продолжается прием шестого повторения. До момента поступления первого элеглента шестого повторения на первый вход формирователя 4: происходит сдвиг имфармации в регистрах

9 и 10. Элементы, считываемые с регистров 9 и 10, поступая на установочные входы разрядов 3-1, 3-2 счетчика 3, формируют код числа принятых единиц для каждого разряда сообщений по трем принятым повторениям (третьему, четвертому, пятому).

Код, считываемый с выходов регистров

9 и 10, поступает на входы формирователя 4, устанавливает триггеры 15 и 16 в положение считываемого цифрового кода. 3а врегля следования первого элемента шестого повторения происходит поочередный сдвиг на один разряд инфорглации, хранящейся в регистрах 11 и 12, которая через элемент 2 ИЛИ поступает на вход счетчика 3, изгленяя цифровой код числа единиц в соответствующих элементах трех повторений до кода числа единиц в соответствующих символах первг х пяти повторений, код с выходов ; ;тика 3 поступает на входы о, 6, б формирователя 4, где совместно с первым элементом шестого повторения и запомненным кодом числа единиц в соответствующих элементах третьего, четвертого, пятого повторений на триггерах 15 и 16 поступает на вход схемы, реализующей логические выражения (1) . Выходные сигналы у, у,, у> формирующиеся в соответствии с выражением (1), записываются в регистры 9, 10, 11, проходя по четвертому открытому входу коммутатора 5 и третьигл входам коммутаторов 6 и 7. В это же время цифровой код числа единиц в соответствующих элементах пяти повторений поступает с выходов Q, гг 6 счетчика 3 на соответствующие входы блока 13, где через открытые на время следования шестого повторения ключи 33 и 34 подаются на схему выдачи результата мажоритарной обработки три из пяти, которая для состояний 110, 001, 101 формирует единицу, а для состояний 000, 100, 010 — ноль. Результат с выхода элемента 48 HJIH поступает через коммутатор 8 в регистр 12, где запоминается для случая повторной выдачи, а также подается через элемент

52 ИЛИ на выход устройства для дальнейшей обработки. Перечисленные операции повторяются для всех элементов шестого повторения, но предварительно перед приходом ка>тдого нового элемента шестого повторения триггеры 15 и 16 и счетчик 3 обнуляются. По окончании приема шестого повторения в регистрах 9, 10 и 11

1073788 хранятся результаты обработки фор-, мирователем 4, а в регистре 12 результат мажоритарной обработки три из пяти, который н случае необходимости выдается повторно через переключатель 32 блока 13 на выход устройства.

Перед приходом элементон седьмого повторения закрываются четвертый вход коммутатора 5, третьи входы коммутаторов 6, 7 и 8, счетчик 10

3 устанавливается в глоль; вторые входы переключателей 49 и 50 и перный ныход переключателя 32,закрываются ° Открываются первый вход коммутатора 8, третий вход коммутатора 15

5, вторые входи коммутатора 6 и 7, первые выходы переключателей 28, 29 и 30 и первые входы переключателей 49 и 50.

Элементы седьмого повторения че- р0 рез коммутатор 8 записываются в .регистр 12, а также поступают на вход блока 13. Если выходные сигналы регистрон 9, 10, 11 у принимают значение 101 соответстненно, то это означает,что по шес-. ти одноименным элементам принято решение (;r< = I), это решение является 1 (у = I и элементов разного типа в третьем, четвертом, пятом, шестом повторении — одинаковое количество (y< = О). В этом случае на элемент 35 И подаются единичные

Сигналы (y = I, у, = I), что определяет появление единичного сигнала на выходе элемента 35 И и его прохождение через элемент 44 ИЛИ, переключатель 49 на выход устргйства как результата глажоритарной обработки семи повторений (Е,) . Значение соответстну ощего элемента седь- 40 мого повторения х7), поступающее на вход блока 13, на формировании результата мажоритарной обработки семи повторений не сказывается. Однако, так как соответствующих элемен- 45 тов в третьем, четвертом, пятом, шестом повторениях разного типа одинаковое количество (у = О), то ре- аультат мажоритарной обработки последних пяти повторений (z2) полно- 50 стью определяется соответствующим элементом седьмого повторения. !

Поскольку на запрещающем входе элемента 38 ЗАПРЕТ сигнал отсутствует (g = О), то сигнал х7, поступающий на вход блока 13 через элементы 38, 46, переключатель 50,,подается на выход устройства как результат мажоритарной обработки (Z ) пяти последних повторений. 60

Если выходные сигналы регистров

9, 10 и 11 имеют вид 011, это значит, что по одноименным элементам шести повторений решение не принято (, = О), т.е. существует неопре- 65 деленность, так как приняты три едйницы и три нуля. В этом случае мажоритарное решение по семи повторениям (z,) всецело определяется значением элемента седьмого повторения х . Поскольку на запрещающем входе элемента 38 ЗАПРЕТ сигнал отсутствует (, = 03, то сигнал х> с выхода элемента 31 ИЛИ через элементы

36, 44, переключатель 49 проходит на выход устройства как результат глажоритарной обработки (2,) семи повторений. В это же время сигналы = — 1, g3 = 1 поступают на входы -элемента 37 И, с выхода которого через элемент 46 ИЛИ, переключатель 50 проходят на выход устройства как результат мажоритарной обработки пяти повторений независимо от значения соответствующего элемента седьмого повторения х>.

В табл. 1 приведены все варианты решения, которые могут быть получены решающим блоком 13. Логические элементы, реализующие ныражение (2), работают аналогично рассмотренному.

Так как информация в регистрах 9, 10 и 11 перезаписана, а элементы седьмого повторения х хранятся в регистре 12, то результаты мажоритарной обработки Я„,, глогут быть выданы повторно. Для этого открывается второй выход переключателя 32.

Сигналы 1, г, з на вход блока 13 поступают аналогичным образом с регистров 9, 10 и 11, а текущее значение х-г через переключатель 32, элемент 31 ИЛИ поступает на соответствующие входы схемы виработки мажоритарных результатов E« Z с выхода регистра сдвига 12. Работа этой части схемы задается выражениями (2) .

Предлагаемое устройство обладает более высокой технико-экономической эффективностью, чем