Цифровой нелинейный корректор сигнала

Цифровой нелинейный корректор сигнала

Иллюстрации

Показать все

Реферат

 

ЦИФРОВОЙ НЕЛИНЕЙНЫЙ КОРРЕКТОР СИГНАЛА, содержащий входной аналого-цифровой преобразователь, выход которого соединен с сигнальным входом запоминаквдего блока двоичных слов данных, состоящего из 2N+1 последовательно соединенных элементов памяти, считывающие входы которых за исключением (N+l)-ro элемента памяти объединены и подключены к входу первого блока определения знака, выход которого подключен к управляющему входу первого управляемого инвертора и к входу блока автоматической настройки, выход которого соединен с входом запоминающего блока весов отводов, считываклдие выходы которых объединены и соединены с информационным входом первого управляемого инвертора, выход которого подключен к первому входу сумматоранакопителя , к второму входу которого подключен считывающий выход (N-H)-ro элемента памяти запоминакицего блока двоичных слов данных, причем выход cyммaтoiэa-нaкoпитeля соединен с записывающим входом (N-fl)-ro элемента памяти запоминающего блока двоичных слов данных и с входом решающего блока, отличающийся тем, что, с целью повышения точности коррекции при больших уровнях межсимвольной интерференции, в него введены второй и третий управляемые инверторы , второй блок определения знака, вычитающий блок, блок определения изменения полярности, сдвигающий регистр знака, сумматор, запоминающий блок сигналов достоверности, дополнительный элемент памяти, цифровой пороговый блок, управляемый решающий блоки два элемента И, при этомвыход первого управляемого инвертора соединен с вторым блоком определения знака, выход которого через сдвигающий регистр знака подкл1|чен к управляющему входу второго управляемого инвертора,выход сумматора-накопителя соединен с первыми входами блока определения изменения полярности и вычитающего блока, к (Л второму входу вычитающего блока подключен выход решающего блока, (вычитающего блока соединен с информационным входом второго управляемого инвертора, выход которого соеди нен с первым входом сумматора, считывающие выходы 2N+1 элементов памяти , из которых состоит запоминаю ел щий блок сигналов достоверности, объединены и подключены к второму , входу сумматора, выход которого сое t динен с записывающими. входами 21Ч+1 элементов памяти запоминающего блока ND сигналов достоверности, переписываюОО щий выход N-ro элемента памяти которого соединен с входом (N+l)-ro элемента памяти через третий управляемый инвертор, переписывающий выход ()-ro элемента памяти, запоминающего блока сигналов достовер- . ности подключен к первому входу цифрового порогового блока, переписывающий выход

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ЗШ Н 04 В 3 04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

hO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,К СВИДЕТЕЛЬСТВУ ..рГФГ, ЧЯВ é7

13 „"„",,"™,.„,, Ч ч Аймй (2l) 3516961/18-09 (22) 24 ° 11 ° 82 (46) 23.02 ° 84, Бюл Ф 7 (72) С.Л. Шутов, И.Н. Ольшевский и Б.В. Султанов (71) Пензенский политехнический институт (53) 621.391.883(088.8) (56) 1. Авторское свидетельство СССР

Р 421137, кл. Н 04 В 3/04, 1972 °

2. Авторское свидетельство СССР ,9 519868, кл, Н 04 В 3/04, 1974 (прототип). (54)(57) ЦИФРОВОЙ НЕЛИНЕЙНЫИ КОРРЕК—

TOP СИ1 НАЛА, содержащий входной аналого-цифровой преобразователь, выход которого соединен с сигнальным входом запоминающего блока двоичных слов данных, состоящего из 2К+1 пос. — . ледовательно соединенных элементов памяти, считывающие входы которых за исключением ((4+1) -ro элемента памяти объединены и подключены к входу первого блока определения знака, выход которого подключен к управляющему входу первого управляемого инвертора и к входу блока автоматической настройки, выход которого соединен с входом запоминающего блока весов отводов, считывающие выходы которых объединены и соединены с инфор. мационным входом первого управляемого инвертора, выход которого подключен к первому входу сумматоранакопителя, к второму входу которого подключен считывающий выход (N+1) -го элемента, памяти запоминающего блока двоичных слов данных, причем выход сумматора-накопителя соединен с записывающим входом (N+1)-ãî элемента памяти запоминающего блока двоичных слов данных и с входом решающего блока, отличающийся тем, что, с целью повышения точности коррекции при больших уровнях межсимвольной интерференции, в него введе„„SV„„1075423 А йы второй и третий управляемые инверторы, второй блок определения знака, вычитающий блок, блок определения изменения полярности, сдвигающий регистр знака, сумматор, запоминающий блок сигналов достоверности, дополнительный элемент памяти, цифровой пороговый блок, управляемый решающий блок и два элемента И, при этом выход первого управляемого инвертора соединен с вторым блоком определения знака, выхоц которого через сдвигающий регистр знака подключен к управляющему входу второго управляемого инвертора,выход сумматора-накопителя соединен с первыми входами блока определения изменения Е

Я полярности и вычитающего блока, к второму входу вычитающего блока подключен выход решающего блока, выход (вычитающего блока соединен с информационным входом второго управляемого инвертора, выход которого соеди нен с первым входом сумматора, считывающие выходы 2N+1 элементов памяти, из которых состоит запоминающий блок сигналов достоверности, объединены и подключены к второму входу сумматора, выход которого соединен с записывающими. входами 2N+1 элементов памяти запоминающего блока сигналов достоверности, переписывающий выход N-го элемента памяти которого соединен с входом (N+1)-го элемента памяти через третий управляемый инвертор, переписывающий выход (2N+1)-го элемента памяти запоминающего блока сигналов достовер- . ности подключен к первому входу цифрового порогового блока, переписывающий выход (2N+1)-го элемента памяти запоминающего блока двоичных слов данных через дополнительный элемент памяти соединен с сигнальным входом управляемого решающего блока и с вторым входом цифрового порого1075423 вого блока, считывающий выход (И+1)— го элемента памяти запоминающего блока двоичных слов данных соединен с третьим входом вычитающего блока, первым входом первого элемента И и вторым входом блока определения изменения полярности, выход которого соединен с управляюшим входом третьего управляемого инвертора и с вторым входом первого элемента И, 1

Изобретение относится к электросвязи и может использоваться в устройствах преобразования сигналов (модемах), обеспечивающих передачу цифровой информации. 5

Известен адаптивный линейный гар-. монический корректор, содержащий аналого-цифровой преобразователь входного сигнала, выход которого соединен через запоминающий блок двоич- )p ных слов данных с первым входом умножителя, при этом второй вход умножителя соединен с выходом запоминающеzo блока весов отводов, выход умножителя подключен к входу накапливающего сумматора, выход которого соединен с входом решающего блока и с входом блока автоматической настройки, выход блока автоматической настройки подключен к входу запоминающего блока весов отводов $1J

Недостаток известного корректора невысокая точность коррекции, так как при передаче данных по каналам с большими амплитудно-фазовыми искажениями помехи от межсимвольной интер:ференции бывают настолько велики, что возникают значительные смещения уровня принимаемого сигнала, часто превосходящие выбранный порог разграничения передаваемых сигналов, 30 что в конечном итоге приводит к зна-, чительным уровням остаточных межсимвольных помех на выходе корректора.

Наиболее близким по технической 35 сущности к изобретению является цифровой нелинейный корректор сигнала передачи данных, содержащий входной аналого-цифровой преобразователь, выход которого соединен с сигнальным 4р входом запоминающего блока двоичных слов данных, состоящего из 28+1 последовательно соединенных элементов памяти, считынающие выходы которых за исключением (И+1) -го элемента 45 памяти объединены и подключены к входу блока определения знака, выход кс тoporo соединен с управляющим вхо-выход которого подключен к первому входу второго элемента И, к второму входу которого подключен второй выход блока автоматической настройки, выход второго элемента И соединен с первым входом сумматора, а выход цифрового порогового блока подключен к управляющему входу управляемого решающего блока, где М - количество отсчетов входнorî сигнала.

1 дом управляемого инвертора и с входом блока автоматической настройки, выход которого соединен с входом запоминающего блока весов отводов, считывающие выходы которого объединены и подключены к информационному. входу управляемого инвертора, выход которого подключен к первому, входу. сумматора-накопителя, к второму входу которого подключен считывающий вход (Я+1)-го элемента памяти запоминающего блока двоичных слов данных, причем выход сумматора-накопителя соединен с записывающим входом (N+1)го элемента памяти запоминающего блока двоичных слов данных и с входоу решающего блока (21.

Основной недостаток такого корректора заключается в эффекте размножения ошибок, т.е. если в результате действия межсимвольной интерференции и аддитивного шума произош-. ло изменение полярности символа.дан-; ных, то этот символ, двигаясь по запоминающему устройству двоичных слов данных, ухудшает откорректированный сигнал на каждом такте коррекции. Этот эффект приводит к недостаточной точности коррекции при больших уровнях межсимвольной интерференции.

Цель изобретения — повышение точности коррекции при больших уровнях межсимвольной интерференции.

Цель достигается тем, что в цифровой нелинейный корректор сМгнала, содержащий входной аналого-цифровой преобразователь, выход которого соединен с сигнальным входом запоминающего блока двоичных слов данных, состоящего из 2N+1 последовательно сеединенных элементов памяти, считывающие выходы которых за исключением (И+1)-го элемента памяти объединены и подключены к входу первого блока определения знака, выход которого подключен к управлянщему входу первого управляемого инвертора и к входу блока автоматической настрой1075423 ки, выход которого соединен с вхо= дом запоминающего блока весов отводов, считывающие выходы которого объединены и соединены с информационным входом первого управляемого инвертора, выход которого подключен к первому входу сумматора-накопителя, к второму входу которого подключен считывающий выход (И+1)-го элемента памяти запоминающего блока двоичных слов данных, причем выход сумматоранакопителя соединен с записывающим входом (N+1)-го элемента памяти запоминающего блока двоичных. слов данных и с входом решающего блока, введены второй и третий управляемые ин- 15 верторы, второй блок определения знака, вычитающий блок, блок определения изменения полярности, сдвигающий регистр знака, сумматор, запоминающий блок сигналов достоверности,70 дополнительный элемент памяти, цифровой пороговый блок, управляемый решающий блок и два элемента И, при этом выход первого управляемого инвертора соединен с вторым блоком определения знака, выход которого через сдвигающий регистр знака подключен к управляющему входу второго управляемого инвертора, выход .сумматора-накопителя соединен с первыми входами блока определения изменения полярности и вычитающего блока, к второму входу вычитающего блока подключен выход решающего блока, выход вычитающего блока соединен с информационным входом второго управляемого инвертора, выход которого соединен с первым входом сумматора, считывающие выходы 2N+1 элементов памяти, из которых состоит запоминающий блок сигналов достоверности, объеди- 40 иены и подключены к второму входу сумматора, выход которого соединен с записывающими входами 2N+1 элементов памяти запоминающего блока сигналов достоверности, переписывающий 45 выход N-ro элемента памяти которого соединен с входом (И+1)-го элемента памяти через третий управляемый инвертор, переписывающий выход (2N+1)го элемента памяти запоминающего бло-50 ка сигналов достоверности подключен к первому входу цифрового порогового блока, переписывающий выход (2N+1)го элемента памяти запоминающего блока двоичных слов данных через допЬлнительный элемент памяти соединен, с сигнальным входом управляемого ре-. шающего блока и с вторым входом цифрового порогового блока, считываю-. щий выход (N+1)-ro элемента памяти запоминающего блока двоичных слов 60 данных соединен с третьим входом вычитакщего блока, с первым входом nepsolo элемента И вторым входом блока определения изменения полярности, выход которого соединен с управляю- $5 щим входом третьего управляемого инвертора и с вторым входом первого элемента И, выход которого подключен к первому входу второго элемента

И, к второму входу которого подключен второй выход блока автоматической настройки, выход второго элемента И соединен с первым входом сумматора, а выход цифрового порогового блока подключен к управляющему входу управляемого решающего блока, где и - количество отсчетов входного сигнала.

На чертеже представлена структурная электрическая схема цифрового нелинейного корректора сигнала.

Цифровой нелинейный корректор сигнала содержит входйой аналогоцифровой преобразователь (AIIII) 1, запоминающий блок (ЗБ) 2 двоичных слов данных, состоящий из последовательно соединенных элементов 3 памяти, первый блок 4 определения знака, первый управляемый инвертор 5, блок

6 автоматической настройки, ЗБ 7 весов отводов, второй блок 8 определения знака, сумматор-накопитель 9, блок 10 определения изменения полярности, вычитающий блок 11, первый элемент И 12, решающий блок 13, второй управляемый инвертор 14, сдвигающий регистр 15 знака, сумматор

16, элементы 17 памяти, входящие в состав ЗБ 18 сигналов достоверности, третий управляемый инвертор 19, дополнительный элемент 20 памяти, цифровой пороговый блок 21, управляемый решающий блок 22 и второй элемент

И 23, Предложенный цифровой нелинейный корректор сигнала работает следующим образом.

С выхода АЦП 1 поступают отсчеты входного сигнала, являющегося супер.позицией полезного сигнала, суммы интерференционных помех и аддитивного шума М а + — к 1 а а. „к к

КфО где (а 1 — последовательность сигналов данных, принятых из канала связи;

A 1 — последовательность симк )о волов, выработанных источником информации;

b 1 — отсчеты реакции на едик): ничный элемент, и записываются в ЗБ 2 двоичных слов данных. Блок 6 автоматической настройки определяет отсчеты Ь „,Ь ...,Ь .„Ь . ..,Ь,„ гребенчатой реакции на единйчный элемент и записывает их в ЗБ 7 весов отводов.

Работу предложенного корректора удобно разделить на две ча<:ти. Процесс первоначальной коррекции заключается в нелинейной компенсации ин1075423 терференционных помех. Рассмотрим его на примере одного символа. В результате межсимвольной интерференции в канале связи, отстающий на К тактов символ А„ изменяет символу АО на величину + В . Знак изменения опреде- 5 ляется знаком A символа (если

s n А„= -1, то -В, если sqn Ак- 1, то +B ) т е. ао-Ао + A кЪ-к по скольку аддитивйый шум — случайная величина с математическим ожиданием, 3() равным нулю, и корректор не изменяет его влияние на достоверность принятых отсчетов. В дальнейшем будем считать, что шум в канале отсутствует. t5

В корректоре происходит следующее:. определяется знак отсчета ак, который соответствует символу А . Предполагая, что в канале связи не произошла ошибка (sg n à к соответствует A )

K 20 в корректоре на основании знака отсчета происходит операция, обратная той, которая имела место в канале связи, т.е. происходит изменение корректируемого отсчета на величину 75

+Ь . Знак изменения определяется знаком отсчета а к (если syn aк=l, то -ВК, если Syn а = -1, то +В ) . Таким образом, если A К совпадает с

Sgn ак, происходит полная компенсация интерференционной помехи от данного символа а =а -Ь syne =д к (, з .„О, 4

35 где а ок — откорректированный отсчет.

Процесс первоначальной коррекции выполняет часть схемы, в которую входят: ЗБ 2 двоичных слов данных, ЗБ 7 весов отводов, первый блок 4 40 определения знака, первый управляемый инвертор 5, сумматор-накопитель

9, решающий блок 13. С импульсом тактовой частоты т происходит сдвиг информационной последовательности в 45

ЗБ 2, а также запись очередного отсчета из АЦП l. Последовательная обработка ведется с частотой f v (28+ сц

+2 )1т. С каждым импульсом частоты

Е „отсчеты, хранящиеся в ЗБ 2 двоичнйх слов данных, последовательно подаются на блок 4 определения знака.

Аналогично, реса отводов из ЗБ 7 весов отводов поступают на информационный вход управляемого инвертора

5. Управляемый инвертор 5 изменяет знак веса отвода, если отсчет, поступающий в блок 4 определения знака, больше нуля, и не изменяет знак веса отвода, если этот отсчет меньше нуля. Таким образом, с выхода управ- 60 ляемого инвертора 5 на сумматор-накопитель 9 поступают компенсирующие составляющие -Ь s g с1 I К4О,„. На (N+l) м такте частоты корректируемый отсчет с элемента памяти 3 + непос- 65 редственно подается на сумматор-накопитель 9. В конце тактового цикла

l в сумматоре-накопителе накапливается величина аок=ао . Е Ь» syne

КфО ! К=-М

В случае, .если последовательность знаков принятых отсчетов совпадает с последовательностью переданных символов, происходит полная компенсация межсимвольной интерференции.

Действительно: н

ОК О -К к

ОК О К О -К к О К О К К

К=-И . и К=-М

-Х ф syne =А

КФО

К Я

В конце такта последним импульсом частоты Х „ откорректированный сигнал а переписывается в элемент

3„+„памятй ЗБ 2. Этим обеспечивается то, что в процессе коррекции участ- вуют N опережающих откорректированных, т.е. боЛее достоверных отсчетов.

При значительных искажениях,обуславливаемых характеристиками канала связи, возрастает вероятность ошибки. Поэтому нарушается соответствие между последовательностями sgn cfK) и (А к }< и первоначальный этап корреуцйи не обеспечивает требуемой достоверности.

Для повышения помехоустойчивости при больших искажениях вводится второй этап коррекции. Рассмотрим его . на примере одного отсчета. Допустим, из канала связи принимается искажен- l ный отсчет, т. е. Sqn aK -A и первый; этап коррекции не выявляет его ошибочность (sg n a «Sgnaк.), ноэтому искаженный отсчет, участвуя на каждом такте частоты Ю в первом этапе коррекции, не приводит к нулю интерференционную помеху от символа, на месте которого он на данном такте находится, а увеличивает ее вдвое.

Действительно, если

Я n g =-Я тО к к а = +Ц- К-

Величина помехи откорректированного сигнала равна

e0= аЬК- АО= 2 AÊ ) к ° где е О - помеха откорректированного сигнала.

Это значит, что помеха откорректированного отсчета на каждом такте совпадает по знаку с компенсирующей составляющей от искаженного отсчета, з9 и еО=зфп(2якЬ-к) =эр(-Ьке ак).

1075423

Это обстоятельство используется для повышения достоверности принятого сигиала; Для каждого отсчета по мере прохождения его по ЗБ 2 двоичных слов данных накапливают помеху следующим образом: если его

5 компенсирующая составляющая положи-, тельна - складывают помеху, если отрицательна - вычитают. В этом случае при условии, что отсчет искажен, накапливается величина, равная с2. Ък(, так как компенсирующая

КФО

К=-Х составляющая совпадает по знаку с помехой. В случае неискаженного от- 15 счета процесс первоначальной коррекции полностью снимает интерференцию от данного отсчета. Следовательно, не существует связи между компенсирующей составляющей и помехой, à gp накопленная помеха - случайная величина с математическим ожиданием, равным нулю.

Накопленное значение помехи в момент выхода отсчета из ЭБ 2 двоич- 25 ных слов данных является дополнительным признаком его достоверности.

Если по откорректированному зиачению ао„ нельз" сделать решение о полярности отсчета (. .ао„) меньше 3Q определенного порога C) то решение принимается по накопленной помехе: если накопленная помеха больше порол и

То аок- ega аок g где а ок ре шение по откорректированному отсчету, если накопленная помеха меньше . л порога Д, то а он=в па Пороговые величины С и Д определяются исходными фазо-частотными и амплитудночастотными искажениями, а также уровнем шума в канале. Пороговая величина С, определяющая область сигнала, в которой решение о знаке посылки нельзя принять по знаку отсчета и оно принимается по величине накопленной помехи, выбирается анализа- 45 тором качества канала или предварительным фазовым корректором. Уровень порога Д определяется блоком 6 автоматической настройки и должен быть и меньше „чем 2 — (к (Ф

К -й

Если в процеосе первого этапа коррекции откорректированный отсчет изменяет полярность (spy а о- з п аок) «5 то накопленную к этому моменту номйху необходимо инвертировать и увели- 1

Э"

1 чить на величину 2с (ЬК(. Действи-, f(- « " -- о тельно, если первый этап коррекции исправил ошибку, то накопленная к этому моменту помеха с математическим

:1 ожиданием - Щ преобразуется в

Кв-l4 случайную величину с математическим ожиданием, равным нулю, что соответствует неискаженному отсчету, а если первый этап коррекции исказил полярность отсчета, то накопленная помеха с математическим ожиданием, равным нулю, преобразуется в случайую величину с математическим ожида) -4 нием 2 Е (S«(„÷òî соответствует исК=-N каженному отсчету.

По описанному алгоритму работает часть схемы, включающая: дополнительный элемент 20 памяти, вычитающий .блок ll второй блок 8 определения. знака, сдвигающий регистр 15 знака, второй и третий управляемые инверторы 14 и 19, сумматор 16, ЗБ 18 сигналов достоверности, цифровой пороговый .блок 21, управляемый решающий блок 22, блок 10 определения изменения полярности, первый и второй элементы И 12 и 23.

С последним импульсом частоты Е „ в конце каждого такта сигнал с выхода сумматора-накопителя 9 подается на . блок 10 определения изменения полярности и на вычитающий блок 11.

В случае, если имелось изменение полярности (з а . =-synapse ), то на выходе блока 10 по является высок ий уровень, который действует в течение всего последующего такта, также как и двоичное число, соответствующее сигналу ошибки е, на выходе вычитающего блока 11. Компенсирующие составляющие с управляемого инвертора 5 подаются на блок 8 определения знака, с выхода которого с частотой f „ знаки компенсирующих составляющих записываются в сдвигающий регистр 15 знака. Таким образом, в конце каждого такта в сдвигающем регистре 15 знака последовательно записаны знаки компенсирующих составляющих, участвовавших s процессе коррекции на предыдущем такте. Управляемый инвертор 14 изменяет знак помехи ер, если на его управляющий вход подается сигнал, соответствующий отрицательному знаку компенсирующей составляющей,.транслирует помеху ео, если на его управляющий вход подается сигнал, соответствующий положительному знаку компенсирующей составляющей, т.е. осуществляет умножение помехи ео на знак компенсирующей с6ставляющей. Кроме помехи, умноженной на знак компенсирующей составляющей, на сумматор 16 с каждым импульсом частоты подается помеха, накопленная на предыдущих тактах и хранящаяся в ЗБ 18 сигналов достоверности, свидетельствующая о достоверности именно того отсчета, знак компенсируницей составляющей которого подается с этим импульсом на управляемь.й инвер1075423 тор 14. Результат суммирования записывается по этому же адресу в БЗ 18 сигналов достоверности. С импульсом тактовой частоты Е на цифровой пороговый блок 21 подается число из последнего элемента 17 + памяти

ЗБ 18 сигналов достоверности посредством сдвига всего его содержимого, а также соответствующий ему отсчет из элемента 20 памяти. В этот же момент времени сдвигается содержимое 10

ЗБ 2 двоичных слов данных и содержимое его последнего элемента З м+ памяти записывается в элемент 20 памяти. С выхода цифрового порогового блока 21 снимается сигнал недосто- 15 верности знака отсчета в случае совпадения двух условий: отсвет, хранившийся в элементе 20 памяти, по абсолютной величине меньше порога С, помеха, накопленная в последнем элементе 19 + памяти ЗБ 18 сигналов достоверйости больше порога Д. Управляемый решающий блок 22 работает аналогично решающему блоку 13, но при появлении сигнала недостоверности на управляющем входе изменяет полярность решения.

Если после первого этапа коррекции знак откорректированного отсчета изменился (6ф l1 а о=-з п ао„), то в процессе сдвига содержимого ЗБ 18 сигналов достоверности число, хранившееся в элементе 17 памяти и соответствующее отсчету ао„, проходя через управляемый инвертор 19, изменяет свою полярность за счет управ- З5 ляющего сигнала, выработанного блоком 10 определения изменения полярности. С (И+1)-м импульсом частоты ц следующего такта сигнал с выхода элемента 3 + памяти ЗБ 2 заблокирует 40 передачу помехи на вход сумматора 16 и в то >ке время через открытый первый элемент И 12 поступит на первый вход второго элемента И 23. Этот сигнал разрешает подачу на сумматор 16 чис- 45 ла, равного „, из блока 6

К=-М к автоматической настройки. Таким об- разом, к проинвертированном ранее

-4 числУ пРибавлЯетсЯ,, )Ь ):, что

К! соответствует описанйому ранее алгоритму работы.

Поскольку в укаэанном корректоре информация о знаке принятого символа извлекается не только из знака откорректированного отсчета, но также и из хвостов реакции на единичный элемент, то достоверность принятия решения повышается, что подтверждается результатами моделирования,на ЭВМ.

По сравнению с базовым объектом предлагаемое устройство способно обеспечить в 2 - 10 раз меньшую вероятность ошибки восстановленного сигнала при больших уровнях,межсимвольной интерференции (Е критерий

06) . Различия в количественном выигрыше по вероятности ошибки определяются видом реакции на единичный элемент и уровнем шума. Функциональная зависимость, связывающая эти параметры, пока не установлена. Кроме того, в связи с тем, что в алгоритм работы ьазового оьъекта входит операция умножения, требующая больших аппаратурных затрат и являющаяся наиболее длительной при программной реализации, перевод линейного корректора видеосигнала на универсальные микропроцессоры и микроЭВМ является сложной технической задачей. Нодобный недостаток отсутствует у предлагаемого устройства °

Таким образом, предлагаемое устройство обеспечивает более высокую точность коррекции, что позволяет использовать устройство преобразования сигналов на каналах связи с худшими частотными характеристиками и большим числом переприемных участков. Кроме того, реализация предлагаемого устройства на микроЭВМ и микропроцессорах значительно проще, что приводит к увеличению надежности функционирования.

l075423

Составитель A. Сеселкин

Редактор В. Данко Техред М.Кузьма Корректор В Гирняк

Заказ 518/50

Тираж 635 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

i13035, Москва, Ж-35, Раушская наб., д. 4/5

Фили ..r tttttt Патент, г. Ужгород, ул. Проектная, 4