Устройство для поворота вектора

Устройство для поворота вектора

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ ПОВОРОТА ВЕКТОРА, содержащее четыре регистра, два сдвигателя, два сумматора , блок памяти, блок управления , счетчик коррекции, шифратор, блок вычитания, группу пороговых элементов г приоритетную схему, регистр инкрементных приращений, накапливающий сумматор и цифроаналоговый преобразователь, вход и выход которого соединены соответственно с выходом накапливающего.сумматора и вычитающим входом блока вычитания , суммирующий вход, знаковый выход и информационный выход блока вычитания подключены соответственно к аналоговому входу устройства,входу приращения накапливающего сумматора и входам пороговых элементов группы, выходы которых соединены с входами приоритетной схемы, выход которой подключен к информационному входу регистра инкрементных приращений, выход накапливающего сумматора соединен с информационным выходом устройства, первый информационный выход блока памяти подключен к информационному входу счетчика коррек ции, информационный и установочный входы устройства .соединены соответственно с первыми информационными входами и установочными входами первого и второго регистров, вторые информационные входы которых подключены к выходам соответственно первого и второго сумматоров, первый и второй информационные входы первого сумматора соединены с выходами соответственно третьего регистра и второго сдвигателя, первый и второй информационные входы второго сумматора подключены к выходам соответственно четвертого регистра и первого сдвигателя, информационные входы первого и второго сдвигателей соединены с выходами соответственно перво го и второго регистров, о т л ичающееся тем, что, с целью повышения быстродействия, оно содержит шифратор, а блок управления включает мультивибратор, два триггера , счетчик-делитель, дешифратор нуля, одновибратор, три элемента И, элемент И-НЕ, элемент задержки и элемент ИЛИ, первый и второй входы и выход которого подключены соответ ственно к прямому выходу первого триггера , выходу дешифратора нуля и первому входу первого элемента И, запускающий вход устройства соединен с входом установки О накапливающеО го сумматора, входом сброса счетчика-делителя , входом мультивибратора j и первым входом второго элемента И, горой вход и выход которого подключены соответственно к выходу счетчика коррекции и установочному вхо,ЕСу первого триггера, выход мультивибратора соединен с вторым входом первого элемента И и входом элемента задержки j,. выход которого подключен к первому входу элемента И-НЁ, счетный вход и информационный выход счетчи

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 3(Я) G 06 F 15/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,(ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ABTQPCH0MV СВИДЕТЕЛЬСТВ (21) 3426282/18-24 (22) 19.04.82 (46) 28.02.84. Бюл. 9 8 (72) В.В. Р ристов и В.П. Боюн (71) Ордена Ленина институт кибернетики AH УССР (53) 681.325 (088.8) (56) 1. Малиновский Б.Н. и др.

Введение в кибернетическую технику.

"Наукова думка", 1979, с. 172, рис. 70.

2.. Авторское свидетельство СССР

М 656069, кл. G 06 F 15/32, 1979. е

3. Авторское свидетельство СССР по заявке 9 2977720/18-24, кл. G 06 F 7/544 (прототип). (54) (57 ) 1. УСТРОЙСТВО ДЛЯ ПОВОРОТА ВЕКТОРА, содержащее четыре регистра, два сдвигателя, два сумматора, блок памяти, блок управления, счетчик коррекции, шифратор, блок вычитания, группу пороговых элементов, приоритетную схему, регистр инкрементных приращений, накапливающий сумматор и цифроаналоговый преобразователь, вход и выход которого соединены соответственно с выходом накапливающего сумматора и вычитающим входом блока вычитания, суммирующий вход, знаковый выход и информационный выход блока вычитания подключены соответственно к аналоговому входу устройства, входу приращения накапливающего сумматора и входам пороговых элементов группы, выходы которых соединены с входами приоритетной схемы, выход которой подключен к информационному входу регистра инкрементных приращений, выход накапливающего сумматора соединен с информационным выходом устройства, первый информационный выход блока памяти подключен к информационному входу счетчика коррек ции, информационный и установочный входы устройства соединены соответственно с первыми информационными входами и установочными входами первого и второго регистров, вторые информационные входы которых подключены к выходам соответственно первого и второго сумматоров, первый и второй информационные входы первого сумматора соединены с выходами соответственно третьего регистра и второго сдвигателя, первый и второй информационные входы второго сумматора подключены к выходам соответственно четвертого регистра и первоЯ го сдвигателя, информационные входы g первого и второго сдвигателей соединены с выходами соответственно перво го и второго регистров, о т л ич а ю щ е е с я тем, что, с целью С повышения быстродействия, оно содержит шифратор, а блок управления включает мультивибратор, два триггера, счетчик-делитель, дешифратор нуля, одновибратор, три элемента И, элемент И-НЕ, элемент задержки и элемент ИЛИ, первый и второй входы и выход которого подключены соответственно к прямому выходу первого триггера,.выходу дешифратора нуля и первому входу первого элемента И, запускающий вход устройства соединен с входом установки "0" накапливающего сумматора, входом сброса счетчика-делителя, входом мультивибратора и первым входом второго элемента И, гброй вход и выход которого под- фВ ключены соответственно к выходу счетчика коррекции и установочному входу первого триггера, выход мультивибра-, тора соединен с вторым входом первого элемента И и входом элемента задержки, выход которого подключен к

ЬЕрвому входу элемента И-НЕ, счетныи вход и информационный выход счетчи1076910

20 ка-делителя соединены соответственно с выходом первого элемента И и входом дешифратора нуля, выход пере-, носа счетчика-делителя подключен к тактирующим входам блока вычитания, регистра инкрементных приращений и накапливающего сумматора и входу одновибратора, выход которого сое.динен с вторым входом элемента И-НЕ, первым входом третьего элемента И, устанрвочным входом второго триггера, входом сброса первого триггера и установочным входом счетчика коррекции, выход элемента И-НЕ подключен к второму входу третьего элемента И, тактирующему входу второго триггера и счетному входу счетчика коррекции, информационный вход и выход второго триггера соединены со-ответственно с шиной нулевого по-. тенциала и управляющими входами третьего и четвертого регистров, третий вход и выход третьего элемента И подключены соответственно к инверсному выходу первого триггера и управляющим входам первого и второго регистров, выходы которых соединены соответственно с информационными входами третьего и четвертого регистров и первым и вторым выходаМи кода координат устройства, вход . шифратора подключен к выходу регистИзобретение относится к вычислительной технике и может быть использовано в управляющих и моделирующих устройствах как общего, так и специального назначения.

Поворот векторов и координат исйользуется во многих задачах управления и моделирования с применени ем реальной аппаратуры. При этом угол поворота часто снимается с датчиков в аналоговой форме, в то время как координаты объекта представлены в ЦВМ в цифровой форме.

Известно аналого-цифровое устройство для поворота вектора, содержащее два сумматора, элементы ИЛИ, четыре группы элементов И, реверсивный счетчик, два регистра, схему сравнения и другие вспомогательные элементы, причем аргумент, представленный в аналоговой. форме, посредством схемы сравнения и реверсивного счетчика отслеживается с формированием элементарных приращений, используемых для поворота вектора но методу решения на цифровых дифференциальных анализатора инкрементных приращений, выход шифратора соединен с адресным входом блока памяти и управляющими входами первого и второго сдвигателей, второй информационный выход блока памяти подключен к информационному входу накапливающего сумматора, а знаковый выход блока вычитания соединен с управляющими входами первого и второго сумматоров.

2..Устройство по п.1, о т л ич а ю щ е е с я тем, что блок вычитания содержит два сумматора, .нуль †орг, триггер, масштабный резистор и ключ, причем первый и второй входы первого сумматора подключены соответственно к суммирующему и вычитающему входам блока, выход первого сумматора соединен с первым входом второго сумматора, входом нуль-органа резистор с входом ключа, выход которого подключен к второму входу второго сумматора, выход второго сумматора соединен с информационным выходом блока, выход нуль-органа подключен к управляющему входу ключа и информационному входу триггера, синхровход и выход которого соединены соответственно с тактирующим входом и знаковым выходом блока. рах (ЦДА) определяющих систем дифференциальных уравнений (1) .

Недостатками данного устройства являются низкие точность и быстродействие, присущие методам вычисления посредством ЦЦА.

Известно цифровое устройство для поворота вектора, содержащее три регистра, два блока сдвига, семь сумматоров, блок памяти и блок управления, причем соединения между блоками выполнены по схеме, реализующей алгоритм Волдера с коррекцией результата. Если аргумент представлен в аналоговой форме, то последовательно с входом третьего регистра необходимо подключить аналого-цифровой преобразователь (2), Недостатками указанного устройства являются сложность оборудования и малое быстродействие, обусловленное необходимостью выполнения большого количества итераций для каждого изменяющегося значения аргумента.

Наиболее близким к предлагаемому является устройство, содержащее последовательно включенные аналого1076910 цифроной преобразователь следящего типа и цифровое устройство для поворота вектора (3) .

Известное устройство характеризуется тем, что содержит пять регистров, пять сумматоров, два блока сдвига, блок памяти, счетчик кор-., рекций, блок управления, блок анализа состояния, генератор импульсов, блок вычитания, набор пороговых элементов, приоритетную схему, регистр инкрементных приращений, накапливающий сумматор и цифроаналоговый преобразователь, причем аналого-цифровой преобразователь преобразовывает аналоговый аргумент в цифровой код, после чего осуществляется поворот каждый раз из начального состояния на заданную величину аргумента.

Недостатком известного устройства является низкое быстродействие, обусловленное наличием длительного итерационного процесса при повороте вектора из начального состояния в заданное.

Цель изобретения — повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство, содержащее четыре регистра, два сднигателя, дна сумматора, блок памяти, блок управления, счетчик коррекции, шифратор, блок вычитания, группу пороговых элементов, приоритетную схему, регистр инкрементных приращений, накапливающий сумматор и цифроаналоговый преобразователь, вход и выход которого соединены соответственно с выходом накапливающего сумматора и вычитающим входом блока вычитания, суммирующий вход, знаковый выход и информационный выход блока вычитания подключены соответственно к аналоговому входу устройства, входу приращения накапливающего сумматора и входам пороговых элементов группы, выходы которых соединены с входами приоритетной схемы, выход которой подключен к информационному входу регистра инкрементных приращений, выход накапливающего сумматора соединен с информационным выходом устройства, первый информационный выход блока памяти подключен к информационному входу счетчика коррекции, информационный и установочный входы устройства соединены соответственно с первыми информационными входами и установочными входами первого и второго регистров, вторые информационные входы которых подключены к выходам соответстненно первого и второго сумматоров, первый и второй информационные входы первого сумматора соединены с ныходами соответственно третьего регистра и

65 вибратор, три элемента И, элемент И-НЕ, элемент задержки и элемент ИЛИ, первый и второй входы и выход которого подключены соответственно к прямому выходу первого триггера, выходу дешифратора нуля и первому входу первого элемента И, запускающий вход устройстна соединен с входом установки "0" накапливающего сумматора, входом сброса счетчика-делителя, входом мультивибратора и первым входом второго элемента И, второй вход и выход которого подключены соответственно к выходу счетчика коррекции и установочному нходу первого триггера, выход мультинибратора соединен с вторым входом первого элемента И и входом элемента задержки, выход которого подключен к первому входу элемента И-НЕ, счетный вход и информационный выход счетчика-делителя соединены соответственно с выходом первого элемента И и входом дешифратора нуля, выход переноса счетчика-делителя подключен к тактирующим входам блока вычитания, регистра инкре— ментных приращений и накапливающего сумматора и входу одновибратора, выход которого соединен с вторым входом элемента И-НЕ, первым входом третьего элемента И,установочным нходом второго триггера, входом сброса первого триггера и установочным входом счетчика коррекции, выход элемента И-НЕ подключен к второму входу третьего элемента И, тактирующему входу второго триггера и счетному входу счетчика коррекции, информационный вход и выход второго триггера соединены соответственно с шиной нулевого потенциала и управляющими входами третьего и четвертого регистров, третий вход и выход третьего элемента И подключены соответственно к инверсному выходу первого триггера и управляющим входам первого и второго регистров, выходы которых соединены соответственно с информационными входами третьего и четвертого регистров и первым и вторым выходами кода координат устройства, вход шифратора подключен к выходу регистра инкрементных приращений, выход шифратора соединен с адресным второго сдвигателя, первый и второй информационные входы второго сумматора подключены к выходам соответственно четвертого регистра и первого сдвигателя, информационные нходы первого и второго сднигателей соЕдинены с выходами соответственно первого и второго регистров, введен шифратор, а блок управления влючает мультивибратор, два триггера, счет10 чик-делитель, дешифратор нуля, одно1076910 входом блока памяти и управляющими входами первого и второго сдвигателей, второй информационный выход блока памяти подключен к информационному входу накапливающего сумматора, а знаковый выход блока вычитания соединен с управляющими входами первого и второго суммато-ров.

Блок вычитания содержит два сумма, гора, нуль-орган, триггер, масштабный резистор и ключ, причем первый и второй входы первого сумматора подключены соответственно к суммирующему и вычитающему входам блока, выход первого сумматора соединен с.первым входом второго сумматора, входом куль-органа и через масштабный резистор с входом ключа, выход которого подключен к второму входу второго сумматора, выход второго сумматора соединен с информационным входом блока, выход нульоргана подключен к управляющему входу ключа и информационному входу триггера, синхровход и выход которого соединены соответственно с тактирующим входом и знаковым выходом блока.

На фиг.1 изображена блок-схема предлагаемого устройства; на

Фиг.2 — один из возможных вариантов выполнения блока вычитания, на фиг.3 — эпюры, иллюстрирующие последовательность Функционирования блока управления.

Устройство содержит четыре регистра 1-4, два сдвигателя 5 и 6, два сумматора 7 и 8, блок 9 памяти, блок 10 управления, счетчик 11 коррекции, шифратор 12, блок 13 вычитания, группу 14 пороговых элементов, приоритетную схему 15, регистр 16 инкрементных приращений, накапливающий сумматор 17 и цифроаналоговый преобразователь 18. Блок 10 уйцавления включает мультивибратор

19, два триггера 20 и 21, счетчикделитель 22, дешифратор 23 нуля, ;одновибратор 24, три элемента И 2527, элемент И-ЙЕ 28, элемент 29 задержки и элемент ИЛИ 30.

Вход и выход цифроаналогового преобразователя 18 соединены соответственно с выходом накапливающего сумматора 17 и вычитающим вхрдом блока 13 вычитания, суммирующий вход, знаковый выход и информационный выход блока вычитания подключены соответственно к аналоговому входу устройства 31, входу приращения накапливающего сумматора

17 и входам пороговых элементов группы 14, выходы которых соединены с входами приоритетной схемы 15, выход которой подключен к информационному входу регистра 16 инкрементных приращений, выход накапливающего сумматора 17 соединен с информационным выходом устройства

32, первый информационный выход блока 9 памяти подключен к информационному входу счетчика 11 коррекции, информационный 33 и установочные 34 и 35 входы устройства соединены соответственно с первыми информационными входами и установочными

10 входами первого 1 и второго 2 регистров, вторые информационные входы которых подключены к выходам соответственно первого 7 и второго

8 сумматоров, первый и второй ин15 Формационные входы первого суммато-, ра.7 соединены с выходами соответственно третьего регистра 3 и второго сдвигателя 6, первый и второй информационные входы второго сумматора 8 подключены к выходам соответственно четвертого регистра 4 и первого сдвигателя 5, информационные входы первого 5 и второго 6 сдвигателей соединены с выходами соответственно первого 1 и второго

2 регистров, первый и второй входы и выход элемента ИЛИ 30 подключены соответственно к прямому выходу первого триггера 20, выходу дешифратора нуля 23 и первому входу первого элемента И 25, запускающий вход устройства 36 соединен с входом установки "0" накапливающего сумматора 17, входом сброса счетчика-делителя 22, входом мультивибратора

19 и первым входом второго элемента И 26, второй вход и выход которого подключены соответственно к выходу счетчика коррекции 11 и установочному входу первого тригге40 ра 20, выход мультивибратора 19 соединен с вторым входом первого элемента И 25 и входом элемента 29 задержки, выход которого подключен к первому входу элемента И-HE 28, счетный вход и информационный выход счетчика-делителя 22 соединены соответственно с выходом первого элемента И 25 и входом дешифратора 23 нуля, выход переноса счетчики ка-делителя 22 подключен к тактирующим входам блока 13 вычитания, регистра 16 инкрементных приращений и накапливающего сумматора 17 и входу одновибратора 24, выход которого соединен с вторым входом элемента И-НЕ 28, первым входом третьего элемента И 27, установочным входом второго триггера 21, входам сброса первого триггера 20 и установочным входом счетчика 11 коррекции, выход элемента И-НЕ 28 подключен к второму входу третьего элемента И 27, тактирующему входу второго триггера 21 и счетному входу счетчика 11 коррекции,информационный вход и выход второго

1076910

10

65 триггера 21 соединены соответственно с шиной нулевого потенциала и управляющими входами третьего 3 и четвертого 4 регистров, третий вход и выход третьего элемента И 27 подключены соответственно к инверсному выходу первого триггера 20 и управляющим входам первого 1 и второго 2 регистров, выходы которых соединены соответственно с информационными входами третьего 3 и четвертого 4 регистров и первым 37 и вторым 38 выходами кода координат устройства, вход шифратора 12 подключен к выходу регистра 16 инкре.ментных приращений, выход шифратора 12 соединен с адресным входом блока 9 памяти и управляющими входами. первого 5 и второго б сдвигателей, второй информациэнный вы- ход блока 9 памяти подключен к информационному входу накапливающего сумматора 17, а знаковый выход блока 13 вычитания соединен с управляющими входами первого 7 и второго 8 сумматоров.

Блок 13 вычитания содержит два сумматора 39 и 40, нуль-орган 41, триггер 42, масштабный резистор 43, и ключ 44, причем первый и второй входы первого сумматора 39 подключены соответственно к суммирующему и вычитающему входам блока, выход первого сумматора 39 соединен с первым входом второго сумматора 40, входом нуль-органа 41 и через масштабный регистр 43 с входом ключа

44, выход которого подключен к второму входу второго сумматора 40, выход второго сумматора 40 соединен с информационным выходом блока, выход нуль-органа 41 подключен к управляющему входу ключа 44 и информационному входу триггера 42, синхровход и выход которого соединены соответственно с тактирующим входом и знаковым выходом блока.

Последовательность работы устройства состоит в занесении через информационный вход устройства 33 цифровых значений координат Z и Z исходного вектора, задании аналогового аргумента X на аналоговом входе 31, выдаче запускающего сигнала по запускающему входу 36 и снятии в процессе отслеживания результатов вычислений на выходах кода координат устройства 37 и 38.

Последовательность вычислений в устройстве .определяется сигналами блока 10 управления, Запускающий сигнал U „ низкого уровня, поступая через запускающий вход устройства 36 на вход мультивибратора

19 и вход сброса счетчика-делителя

22, сбрасывает их в нулевое состояние. Одновременно Пз „ через вто15

60 рой элемент И 26 устанавливает первый триггер 20 в единичное состояние. Когда запускающий сигнал U qqz принимает высокий уровень, мультивибратор 19 начинает формировать серию импульсов, которая при высоком уровне на выходе элемента ИЛИ 30 через первый элемент И

25 поступает на счетный вход счетчика-делителя 22. Счетчик-делитель.

22 работает на вычитание, причем изменение его состояния осуществляется по положительному фронту им,пульса с выхода первого элемента И 25.Так как первый триггер

20 установлен в единичное состоя.ние, то высоким уровнем с прямого выхода этого триггера (сигнал Т) обеспечивает поступление на счетчик-делитель 22 первого счетного импульса. Если емкость счетчикаделителя 22 равна N, то первым импульсом он устанавливается в состояние -1. Следовательно, на последовательном выходе счетчика-делителя

22, соответствующем выходу триггера старшего разряда, сформируется сигнал ь высокого уровня, который запускает одновибратор 24, на вцхо- . де которого формируется сигнал ь4 низкого уровня, который, поступая на установочный вход второго триггера 21, устанавливает его в единичное состояние, обеспечивая формирование высокого jjpoBHR сигнала сZ

Кроме того сигнал l 4 с выхода одновибратора 24, поступая на обнуляющий вход первого триггера 20, сбрасывает последний в нулевое состояние, обеспечивая формирование низкого уровня сигнала Т на прямом выходе первого триггера 20.Но пока счетчик-делитель 22 не окажется в нулевом состоянии, на выходе дешифратора нуля 23 будет сигнал высокого уровня, который через элемент ИЛИ

30 будет разрешать прохождение счетных импульсов. ДЛительность импульсов 4 с выхода одновибратора 24 несколько меньше величины двух периодов серии ь р, поэтому на выходе третьего элемента И 27 начнут формироваться импульсы ь с задержкой на два такта, в то время как на выходе элемента И-НЕ 28 положительные импульсы через три такта, причем передний фронт их соответствует заднему фронту задержанных на элементе 29 задержки импульсов серии

С приходом с счетчика 11 коррекции отрицательного импульса первый триггер 20 устанавливается в единичное состояние. Если U поступит до достижения счетчикомделителем 22 нулевого состояния, то первый триггер 20 по инверсному. выходу блокирует формирование им1076910

10 пульсов 1 После достижения счетчиком-делителем 22 нулевого состояния очередным импульсом он перебрасывается в состояние ())-1) и н дальнейшем процесс формирования импульсов будет аналогичен вышерассмотренному, начиная с появления положительного перепада 0 qy<1. ,Если счетчик-делитель 22 оказал— ся в нулевом состоянии, а импульс

U), co,ñ÷åò÷èêà 11 коррекции еще не поступил, то оба входа элемента

ИЛИ 30 будут иметь-низкий уровень, поэтому первый элемент И 25 будет заблокирован и счетные импульсы не будут поступать на счетчик-делитель

22. В этом состоянии блок 10 упранления будет находиться до тех пор, пока не поступит импульс (), который устанонит первый триггер 20 н единичное состояние, после чего процесс формирования импульсов начнется сначала. Следовательно, в зависимости от моментов поступления, импульсов U)< блок управления формирует разное количество импульсов <,1 либо без изменения периода импульсов <, 2, <"3 и,, либо с изменением периода на количество тактон, равное разности между временем поступления U (н так/L

V тах I,

Аргумент )(в аналоговой форме через аналоговый вход 41 поступает на суммирующий нход блока 13 вычитания. Разность между аргументом.и сигналом с цифроаналогового преобразователя 18 представляется блоком 13 вычитания в виде модуля на информационном выходе и знака на знаковом выходе блока 13 вычитания по положительному перепаду импульса > поступающего .с выхода переполнения счетчика-делителя

22 на тактирующий вход. С знакового вЫх)эда блока 13 вычитания. сигнал о знаке )); б (+1, -1) поступает на управляющие входы первого 7 и второго 8 сумматоров и на вход приращений накапливающего сумматора 17 для формирования операции суммиро= нания или вычитания.

Модуль разности с информационного выхода блока 13 вычитания поступает на пороговые .элементы 14, имеющие уровни срабатывания, пропорциональныее величине 2 @

16 инкрементных приращений и выдается на шифратор 12.

В шифраторе 12 унитарный код номера Я< преобразуется в двоичный код 4; который поступает на управляющие входы сдвигателей 5 и 6 и на адресный вход блока 9 памяти, по которому считывается двоичный.

Код константы

)p Константа с второго информационного выхода блока 9 памяти поступает на информационный вход накапливающего сумматора 17. В этом сумматоре осуществляется накопление приращений аргумента (1) и результаты .фиксируются по отрицательному перепаду импульса <,3 на тактирующем входе. Вход установки "0" накапливающего .сумматора 17 используется

20 для его сброса в нуль, например, при установке координат Г< и начального вектора.

Результат сложения, представляющий собой отслеживаемую величину 5 ар умен а X в цифровом коде, по шине поступает как на информационный выход устройства 32, так и на вход цифроаналогового преобразовате- ля 18 для формирования компенсирующего сигнала на вычитающем входе блока 13 вычитания.

В устройстве реализуются следу)(<щие рекуррентные соотношения по повороту вектора: (о)

"() Ч< (г 2 (

"I(<) — 37< 1;<<)„ 2 () ) (О) Г (1-<) -(„Ф1)

Ч1(<+)=91(() Ч2(„„) 2 (о)., . (1- ) -(4;«)

> 2««1 ) 2«+<) < ЧÄ(<„), (mi <) 1(< 1 1) () < (I 2(<+<) =

2(<+<) 40

45 где — номер итерации, длительность которой равна периоду

Л импульсон (, 3.

Третий 3 и ч твертый 4 регистры имеют в каждом разряде одноуровневые триггеры, поэтому при поступле- нии на управляющие входы импульса <,2 нысокого. уровня состояния выходов этих регистров соответствуют состояниям их информационных входов. Следовательно, в течение первого и второго такта (длитель ность импульсов с ) на первых информационных входах первого 7 и второго 8 сумматоров будет нахо60 диться информация с выходов соотнетственно первого 1 и второго 2 регистров, поэтому на выходе первого

7 и второго 8 сумматоров будут сформированы соотношения (2). Так как формиронание сдвига2 () осу1076910

5

45 о

60 ществляется посредством последовательной цепочки — регистр 16 инкрементных приращений, шифратор

12, управляющие цепи сдвигателей 5 и 6 — то для формирования сов-. ношений (2) отводится два такта.

В конце второго такта на выходе третьего элемента И 27 появляется импульс с, передним фронтом осуществляющий занесение значений и . .;соответственно в (0) 0)

" t 41) " l(„ (,1 первый 1 и второй Й регистры, выполненные на двухуровневых тригге.рах.

Так как в течение третьего такта импульс д поступающий с выхол да второго триггера 21 на стробирующие входы третьего 3 и четвертого 4 регистров, еще существует, в устройстве реализуются соотношения (3) для первой коррекции (j =1). В конце третьего такта зал канчивается импульс с тем самым фиксируя значения q „ „ 1 и Ч2(+ )

Результат вычислений (3) будет записан в регистры 1 и 2. Последующие коррекции результата будут осуществляться по соотношениям (3). для J ..= =2,3,...,m; „, причем содержимое третьего 3 и четвертого

4 регистров останется неизменным.

Количество коррекций m„, соответствует коду инкрементного

1 приращения с регистра 16 инкрементных приращений. Величина m считывается иэ блока 9 памяти и счетчик 11 коррекции по импульсу ь4 с выхода одновибратора 24. Вычитающие импульсы поступают на счетчик

11 коррекции с выхода элемента И-НЕ

28, причем состояние счетчика 11 коррекций меняется по положительному Фронту серии . Следовательно, сигнал U < с выхода счетчика 11 коррекций поступит на второй вход второго элемента И 26 в конце (m„+2)-го такта. Так как все блоки устройства, кроме блока 13 вычитания, допускают работу с тактовыми частотами намного большими, чем для блока 13 вычитания, то коэффициент деления (емкость) счетчикаделителя 22 блока 10 управления может быть взят, например, равным N = 8. В этом случае максимальное число коррекций для максимальной тактовой частоты блока 13 вычитания (импульсов ь ), равно N-Ç, л т.е. 5. При разрядности цифровых значений координат и равной 24, в блоке 9 памяти записываются следующие значения величины. m, для — — 0-25, дпя 1; = 1-13. для ; =2-9; для ; = 3-7; для 3< 4 5-5; для 5< 4 g 12-3; для 1; ) 12-1.Следовательно, для инкрементных приращений с V< (3 данное устройство при разрядности и = 24 и N = 8 имеет максимальную частоту тактовых импульсов работы блока 13 вычитания и

13. При 1; = 3 частота З снижается на 12,5Ъ, при ; = 2 — на

37,5%, при ; = 1 — на 87,5Ъ и при

0 — в 2,4 раза. При равномерном распределении инкрементных приращений среднее замедление составит всего л- 15Ъ. С увеличением

N и уменьшением t1 эта величина будет еще меньшей.

Таким образом, для отработки одного значения g x „ в предлагаемом устройстве требуется в основном один такт, в то время как в прототипе для отработки одного значения х, с аналого-цифрового преобразователя требуется выполнение итерационного процесса длительностью . N тактов, следовательно быстродействие и частотный диапазон сигналов по аналоговому входу Х для предлагаемого устройства в М раз больше, чем в прототипе, аппаратурные затраты в предлагаемом устройстве сокращены по сравнению с прототипом, так как в нем исключены два сумматора и регистр, сумматор, блок анализа состояния, что составляет до

15-20% общего объема оборудования °

В качестве базового устройства для сравнения выбрано устройство для поворота вектора со следящим аналого-цифровым преобразователем на входе. Точность выполнения операции поворота вектора в предлагаемом устройстве очень тесно связана с временем поворота вектора, так как для повышения точности требуется уменьшение шага интегрирования,что приводит к значительному увеличению времени поворота и снижению частотного диапазона устройства.

Кроме того, за счет отсутствия методической погрешности поворот вектора осуществляется с большой точностью при шаге интегрирования в сотни раз большем, чем в прототипе, что обеспечивает предлагаемому устройству при соизмеримых аппаратурных затратах значительно более высокие быстродействие и точность поворота вектора.

1076910

1076910

5ап

Редактор Н. Ковалева

Заказ 750/46

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4 î

0 йг

Т

Г1

lg

3

Т ф

Zg о

Составитель В. Боюн

Техреду,Микеш Корректор.М.Демчик

Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, X-35, Раушская наб., д. 4/5