Асинхронный регистр сдвига

Асинхронный регистр сдвига

Иллюстрации

Показать все

Реферат

 

1. АСИНХРОННЫЙ РЕГИСТР (ЬДВИГА по авт. св. № 1015441, отмщающийся тем, что, с целью повышения надежности путем уменьшения вероятности сбоев, седьмой вход каждой четной ячейки памяти соединен с первым выходом последующей четной ячейки памяти, первый выход первой четной ячейки памяти является шестым выходом регистра, седьмой вход последней четной ячейки памяти является шестым Бходом регистра. 2. Регистр по п. 1, отличающийся тем, что третий вход первой группы входов И первого элемента И-ИЛИ-НЕ четной ячейки памяти является седьмым входом этой ячейки.

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧ ЕСНИХ

РЕСПУБЛИ К,< G 11 С 19)ОО

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHGIVIY СВИДЕТЕЛЬСТВУ (61) 1015441 (2 l ) 3511241/18-24 (22) 16.11.82 (46) 28.02.84. Бюл. № 8

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (72) В. И. Варшавский, М. А. Кишиневский, Ю. В. Мамруков, В. Е. Мараховский

Л. Я. Розенблюм и Б. С. Цирлин (71) Институт социально-экономических проблем AH СССР и Ленинградский ордена

Ленина электротехнический институт нм. В. И. Ульянова (Ленина} (53) 681.327 66(088.8) (56) l. Авторское свидетельство СССР № 1015441, кл. G l t С 19/ОО, !982.

„„SU„„1076951 A (54) (57) 1- АСИНХРОННЫЙ РЕГИСТР

СДВИГА по авт. св. № 1015441, отличающийся тем, что, с целью повышения надежности путем уменьшения вероятности сбоев, седьмой вход каждой четной ячейки памяти соединен с первым выходом последующей четной ячейки памяти, первый выход первой четной ячейки памяти является шестым выходом регистра, седьмой вход последней четной ячейки памяти является шестым

:ходом регистра.

2. Регистр по п. 1, отличающийся тем, что третий вход первой группы входов И первого элемента И-ИЛИ-НE четной ячейки памяти является седьмым входом этой ячейки.

1076951

Изобретение относится к автоматике и вычислительной технике.

По основному авт. св. № 1015441 известен асинхронный регистр сдвига, содержа1ций ячейки памяти, причем первый, второй и третий входы каждой нечетной ячейки памяти соединены соответственно с IIepвым, вторым и третьим выходами после" дующей ячейки памяти, а ее четвертый, пятый и шестой входы — со вторым и третьим выходами предыдущей и вторым выходом следующей нечетной ячеек памяти, первый, второй и третий входы каждой четной ячейки памяти соединены соответственно с первым выходом последующей н первым и вторым выходами предыдущей ячеек памяти, а ее четвертый, пятый и шестой 15 входы — с первым, вторым и третьим выходами предыдущей четной ячейки памяти.

Кроме того, каждая нечетная ячейка памяти известного регистра является двухстабильным триггером на двух элементах

И-ИЛИ-НЕ с двумя группами входов И каждый, причем выходы первого и второго элементов И-ИЛИ-НЕ соединены с входами второй группы входов И второго и пер- ного элементов И-ИЛИ-HE и являются первым и вторым выходами ячейки, входы первой группы И первого элемента И-ИЛИНЕ являются вторым, третьим и шестым входами ячейки, а соответствующие входы второго элемента И-ИЛИ-НŠ— ее первым,. четвертым и пятым Входами; каждая его четная ячейка памяти является трехстабильным 30 триггером на трех элементах И-ИЛИ-НЕ

; двумя группами Входов И каждый, причем выходы каждого элемента И-ИЛИ-HE соединены с входами второй грунины И двух других элементов И-ИЛИ-HE и являются выходами ячейки памяти, первый и Ç5 второй входы первой группы входов И первого элемента И-ИЛИ-НЕ ячейки являются ее первым и третьим входами, первый и второй входы первых групп И двух других ее элементов И-ИЛИ-НЕ соединены и являются ее вторым и четвертым входами ячейки памяти, а третьи входы этих групп входов И вЂ” шестым и пятым

Входами ячейки памяти соответственно 11).

Известный асинхронный регистр сдвига работоспо обен только прн определенном 45

::.оотношении задержек его элементов, что, очевидно, снижает его надежность и является недостатком, Действительно, в регистре входы четнои ячейки не связаны с выходами следующей четной ячейки, поэтому возможно стирание информации„записанной в четную ячейку прежде, чем эта информация будет переписана и следующую четную ячейку. Таким образом, если, например, следующая четная ячейка построена из элементов, имеющих большие задеря ки, чем элементы данной четной ячейки, то возможна утеря информации пр ь ее переписи из данной четной ячейки в следующую, т. е. возможны сбои В -аборте известного асинхронного регистра сдвига.

Пель изобретения -- повышение надежности асинхронного регистра сдвига путем уменьшения вероятности сбоев.

Поставленная цель достигается тем, что

В асинхронном регистрс сдвига седьмой вход каждой четной ячейки памяти соединен с первым выходом последующей четной ячейки памяти, первый выход первой четной ячейки памяти является шестым выходом регистра, седьмой вход последней четной ячейки памяти является шесты»1 входом регистра.

Третий вход первой группы входов И первого элемента И-ИЛИ-НЕ четной ячейки памяти является седьмым Входом этой ячейки.

На чертеже приведена схема предлагаемого асинхронного регистра сдвига.

Регистр содержит ячейки памяти:.нечетные 1 = (i- — 1), l = i и 10(i —,- 1) и четные

2= (i--l), 2=i и 2=- (i +!). Каждая нечетная ячейка памяти имеег Входы 3--8 и выходы 9 и 10, каждая четная ячейка памяти — входы 11 — 17 и выходы 18 — 20.

Входы 14 в 16 первой четной ячейки памяти являются первым, вторым и третьим входами 21 — 23 регистра, входы 11 н !7 последней четной ячейки памяти — его четвертыми н шестым входами 24 и 26, а вход 8 последний нечетной ччейки памяти — его пятым входом 25. Выходы 18 — 20 последней четной ячейки памяти являются первым, вторым и третьим выходами 27 — 29 регистра, выходы 9 и 10 первой — не и.тих ячейки памяти — его четвертым и пятым выходами 30 и 31, а выход 18 первой четной ячейки памяти — его шестым выходом 32.

Входы 3 — 5 ячейки памяти = i соединены с Вйходами 18 — 20 ячейки памяти 2 = —, входы 6, 7 — с выходами 19 и 20 ячейки памяти 2 = (i — 1), а вход 8 — с выходом

10 ячейки памяти 1 =- (1+ 1!. Входы 14--16 ячейки 2 = i соединены -. выходами 18—

20 ячейки памяти 2 = (i — 1), входы 12 и 13 — с Выходами 9 и 10 ячейки памяти вход 11 — с выходом 9 ячейки памяти 1 = (1+1), а вход 17 — с выходом

18 ячейки памяти 2 = (i+!). Первый, второй и третий входы 21;---23 регистра соединяк тся с выходами исуочника информации, а четвертый, пятый и шесто"; Входы

24 — 26 регистра — с Выходами приемпнка информации. Первый, В горой и третий выходы 27 — 29 регHeTpl B соедин оТсН входами приемника информ а ци и, а четВертый, пятый H UIecTQH 8hIxop»I 30 — 32 с входами истс.-:.:...,.Вйалмапин.

Нечетная ячейк,, а .:; —..: !,:=В:нется двухстабильным г иг:. ".. ром,, содсржи-, два элемента И-ИЛ! .,-l:Å 1>Л и = 4, к ждый из которых имеет две у1:II» ВходоВ И, причем Выход эле» е>>т - . " (34 l >" >:.Дипел с Bx0 I0é 87op0H I p) IIIibI Hx0?0II> И:-. I ::>e»та 34 (33) и является Выходом -I i Г";!

076951 ячейки памяти 1 = 1, а входы его первой группы входов И вЂ” входами .4 5 н 8 (3, 6 и 7) ячейки памяти

Четная ячейка памяти 2. =- t является трехстабильным триггером и содержит три элемента И-ИЛИ-НЕ 35 — -37, каждый из которых имеет две группы входов И, причем выходы элементов 35 — 37 соединены соответственно с входами вторых групп входов И элементов 36, 37; 35, 37 н 35, 36 н являются выходами 18 — 20 ячейки памяти 2 = i, входы первой группы входов И элемента 35 являются входами 11, 13 н 17 ячейки памяти 2 =-i, первый н второй входы первых групп входов И элементов 36 н 37 соединены н являются входами 12 и 14 ячейки памяти 2 = i, a третьи входы первых групп входов И этих элементов— ее входами 16 н 15 соответственно.

Б асинхронном регистре сдвига так же, как н в прототипе, состояния четной ячейки памятн 2 = i (значения на ее выходах

18 — 20) соответствуют: 01! --- ннформац: я стерта, 101 — записана еднница. !IÑ : записан ноль; а состояния нечетной ячейкг

1 = i (значення. на ее выходах 9, !О)

10 — записана метка, О! †- метка стерта.

Запись ннформацнн в ячейку памяти 2 = происходит, как и в прототипе, если в ячейке памяти 2 = (! — 1) записана ннформацня, а в ячейке памяти 1 = i метка стерта. Стирание информации в ячейке памятн 2 = i происходит, если в ячейке памяти

1 = записана метка, а в ячейке памяти

I = (!+1) метка стерта, чо, кроме того, прн этом в ячейке памяти 2 = (i--1) должна быть записана информация, чем н отлнчается функционирование предлагаемого регнстра бт функцноннровання прототипа.

Таке.м образом, в регистре информация в ячейке памяти 2 = 1 стирается только после того, как будет переписана в ячейку памяти 2 = (i+1).

Запись метки в ячейку памяти I = i происходит, как н в прототипе, когда в ячейку памяти 2 = i записана информация, а в ячейке памяти 2 = (i — 1) ннформацня стерта. Стирание метки в ячейке памятн

1 = i пронсходнт, если в ячейке памяти

2 = t информация стерта, а в ячейке ll3мяти I =- (i+1) записана метка, Б результате каждая порцня ннформацнн, помещенная источником в регистр, 5

20 эк

45 переписывается нз каждой четной ячей- ки памяти в следующую четную. Прн этом сначала информация записывается в ячейку памяти 2 = i нз ячейки памяти 2 =

= (i — !), затем, если в ячейке памятн

2= (i+1) информация стерта, т. е. эта ячейка памяти готова к приему новой порцин информации, в ячейку памяти = i записывается метка, а в ячейку памяти

2 = (1+ 1) переписывается ннформацня из ячейки памятн 2 = i. Только после этого (н в этом отличие предлагаемого регнстра от прототнпа) может быть стерта информация в ячейке памяти 2 = i, затем н ячейку памятн 1 = (i + 1) записывает- ° ся метка, после чего в ячейке памяти 1 = метка стирается, в результате ячейка памяти 2 = i может принять новую порцию ннформацнн нз ячейки памяти 2 = (I--I).

Заметим, что перепись каждой порции информации нз данной четной ячейки памяти в следующую четную сопровождается переписью метки нз ссютветствующей нечетной ячейкн цамятн в следующую нечетную, что н позволяет отличать соседние порции информация, помещенные в четные ячейки регистра.

Задержка записи (счнтывання) порцин информацнн в регистр составляет 10t", прнче м 21 требуется дл я записи информации з яченку памяти н 81 — для возврата ее в исходное состояние, где à — задержка элемента И-ИЛИ-НЕ.

Как уже было указано, в известном асинхронном регистре сдвига возможно стнранне информации в четной ячейке памяти

2 = iеще до того,,как эта информация будет перепнсана в следующую четную ячейку памяти — 2 = (i+1), что прнводнт к неправильному функцноннрованню регнстра.

В предлагаемом регистре стирание информации в ячейке памяти 2 = i блокнруется по входу 1? до тех пор, пока в ячейку памяти 2 = (i+1) не будет записана ннформация, что предотвращает неправнльное функционирование асинхронного регнстр а сдвига. Таким образом, предл а r аемын регистр, в отличие от прототнпа, работоспособен прн любых величинах задержек

его элементов н прн любом соотношеннн этих величин, н, следовательно, имеет меньшую вероятность сбоев, чем известный асинхронный регистр сдвига.

Редактор A. Власенко

Заказ 755/48

Составитель А. Дерюгин

Техред H. Bepec Корректор И. Муска

Тираж 575 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытя1! !! ЭОЗ5, Москва. )K — 35, Раушская наб., д. 4/5

Филиал ППП еПатент>, г. Ужгород, ул. Проектная. 4