Устройство для вычисления функций

Устройство для вычисления функций

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ, содержащее регистр старших разрядов первого аргумента, регистр младших разрядов первого аргумента , первый и второй блоки памяти, первый и второй блоки умножения и первый блок суммирования, причем адресные входы первого и второго блоков памяти подключены к выходу регистра старших разрядов первого аргумента, выход первого блока умножения соединен с информационным входом первого блока суммирования, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем вычисления функций двух переменных, в него дополнительно введены первый , второй и третий коммутаторы, первый и второй буферные регистры, второй блок сум1 ирования, регистр второго аргумента и блок синхронизации , причем информационный вход второго блока сукмирования соединен с выходом второго блока умножения и информационным входом первого буферного регистра, выход которого подключен к первому информационному входу первого коммутатора, второй информационный вход которого соединен с выходом первого блока памяти , а выход - с первым информационны 1 входом первого блока умножения; информационный вход второго буферного регистра подключен к выходу первого блока умножения, а выход соединен с первым информационным входом второго коммутатора, второй информационный вход которого подключен к выходу второго блока памя- § ти, а выход соединен с первым инфор (Л мационным входом второго блока умножения , второй информационный вход которого подключен к второму информационному входу первого блока умножения и к выхбду третьего коммутатора, первый и второй информационныв входы которого подключены соответственно к выходам регистра млад ших разрущов первого аргумента и регистра второ.го аргумента, первый и второй выходы блока синхронизации соединены соответственно с первыми и вторыми управляющими входами первого, второго и третьего коммутаторов , первого и второгоблоков суммирования и первыми -управ ляющими входами первого и второго буферных регистров.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 1(51) 06 7/548

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

f (21) 3477693/18-24 (22) 02.08.82 (46) 07.03.84. Бюл. Р 9 (72) A.Н. Флоренсов, В.И. Потапов и М.Ю. Плотников, (71) Омский полйтехнический институт (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

Р 504195, кл. G 06 F 7/548, 1976.

2. Авторское свидетельство СССР

9 622090, кл. G F 7/548, 1978 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ВВ)ЧИСЛЕНИЯ

ФУН1(Ц11Й, содержащее регистр старших разрядов первого аргумента, регистр младших разрядов первого аргумента, первый и второй блоки памяти, первый и второй блоки умножения и первый блок суммирования, причем адресные входы первого и второго блоков памяти подключены к выходу ре- ° гистра старших разрядов первого аргумента, выход первого блока умножения соединен с информационным входом первого блока суммирования, о т л и ч à ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства путем вычисления функций двух переменных, в него дополнительно введены первый, второй и третий коммутаторы, первый и второй буферные регистры, второй блок суммирования, регистр второго аргумента и блок синхронизации, причем информационный вход второго блока суммирования со едине н с выходом второго блока умножения и информационным входом первого буферного регистра, выход которого подключен к первому информацио нному входу первого коммутатора, второй информационный вход которого сое. динен с выходом первого блока памяти, а выход — с первым информационным входом первого блока умножения, информационный вход второго буферного регистра подключен к выходу первого блока умножения, а выход соединен с первым информационным входом второго коммутатора, второй информационный вход которого подключен к выходу второго блока памя- щ

С ти, а выход соединен с первым информационным входом второго блока умножения, второй информационный вход которого подключен к второму инфор- С, мационному входу первого блока умножения и к выходу третьего комму- ф татора, первый и второй информационные входы которого подключены соответственно к выходам регистра млад ших разрядов первого аргумента и регистра второго аргумента, первый и второй выходы блока синхронизации соединены соответственно с первыми и вторыми управляющими входами первого, второго и третьего коммутаторов, первого и второго блоков суммирования и первыми управ,ляющими входами первого и второго буферных регистров.

1018427

1(зобретенпе относится к вычислительной технике и может быть использовано для одновременного вычисления функций Y<(Х, Y), Г (X,Y) от двух переменных Х и у, в частности для аппаратурного преобразо- 5 вания полярных координат в декартовые координаты.

Пзвестно устройство для вычисления функций, содержащее входной регистр, два блока памяти, блок 10 умножения, сумматор и выходной регистр (1 3.

Наиболее близким техническим решением к изобретению является устрой ство для вычисления функций, содержащее первый и второй блок памяти, входы которого соединены c регистром старших разрядов первого аргумента, регистр младших разрядов первого аргумента, регистр второго аргумента, первый блок умножения, выход которого подключен к первому блоку суммирования и второй блок умножения (2).

Недостатком известных устройств является ограниченность области их применения классом функций одного переменного.

1 ель изобретения — расширение функциональных возможностей устройства путем вычисления функций двух переменных. loñòàâëåííàÿ цель достигается тем, что в устройство для вычисления функций, содержащее регистр старших разрядов первого аргумен- 35 та, регистр младших разрядов пер— вого аргумента, первый и второй блоки памяти, первый и второй блоки умножения и первый блок сумми7> рования, причем адресные входы пер- 4р вого и второго блоков памяти подключены к выходу регистра старших разрядов первого аргумента, выход первого блока умножения соединен с информационным входом пер- 45 вого блока суммирования, дополнительно введены первый, второй и третий коммутаторы, первый и второй буферные регистрМ, второй блок суммирования, регистр второго аргумента и блок синхронизации, причем информационный вход второго блока суммирования соединен с выходом второго блока умножения и информаци нб ным входом первого буферного регистра, выход которого подключен к первому информационному входу первого коммутатора, вторбй информационный вход которого соединен с выходом первого блока памяти, а выход - с первым информационным входом перво- 60 го блока умножения, информационный вход второго буферного регистра подключен к выходу первого блока умножения, а выход соединен с первым информационным входом второго 65 коммутатора, второй информационный вход которого подключен к выходу второго блока памяти, а выход соединен с первым информационным входом второго блока умножения, второй информа цио н ный вход ко торого подключен к второму информационному входу первого блока умножения и к выходу третьего коммутатора, первый и второй информационные входы которого подключены соответственно к выходам регистра младших разрядов первого аргумента и регистра второго аргумента, первый и второй выходы блока синхронизации соединены соответственно с первыми и вторыми управляющими входами первого, второго и третьего коммутаторов, первого и второго блоков суммирования и первыми управляющими входами первого и второго буферных регистров.

На чертеже показана блок-схемаустройства для вычисления функций.

Устройство содержит регистр 1 старших разрядов первого аргумента, регистр 2 младших разрядов первого аргумента, регистр 3 второго аргумента, первый блок 4 памяти, второй блок 5 памяти, первый блок 6 умножения, второй блок 7 умножения, первый, второй и третий коммутаторы 8-10, первый буферный регистр

11, второй буферный регистр 12, первый блок 13 суммирования, второй блок 14 суммирования, блок 15 синхронизации с выходами 16 и 17.

Регистр 1 старших разрядов первого аргумента через первый и второй блоки 4 и 5 памяти соединен соответственно с вторыми входами первого и второго коммутаторов 8 и 9. Регистр 2 младших разрядов первого аргумента и регистр 3 второго аргумента соединены соответственно с первым и вторым входами третьего коммутатора 10, выход которого подключен к вторым входам первого и второго блоков 6 и 7 умножения. Выход первого блока 6 умножения соединеí с входом первого блока 13 суммирования и через второй буферный регистр 12 и первый вход второго коммутатора 9 — с первым входом второго блока 7 умножения, выход которого подключен к входу второго блока 14 суммирования и через первый буферный регистр

11 и первый вход первого коммутатора 8 — к первому входу первого блока 6 умножения. Первый и второй выходы 16 и 17 блока 15 синхронизации соединены с управляющими входами первого, второго и третьего коммутаторов 8-10, с первым и вторым буферными регистрами 11 и 12, а также с первым и вторым блоками

13 и 14 суммирования.

1078427

F (X°, Y) = f„(X )Y -+ЛХ f (X ) . Y

Г (Х Y) = fZ(X ) Y — ДХ Г1 (Х ) 1 5 где Х и определяется старшили разрядами аргумента Х, à йх определяется младшими разрядами аргумента X.

Если Х = 01 Х ° ° . Хп/ то Х

О

О, Х„... Х,О...О, 4Х = О,О,...ОХ

- ° .Х для некоторого параметра 1, который, как показывают расчеты, может быть выбран таким образом, что соотношение (1) выполняется с погрешностью, выходящей за пределы используелюй разрядной сетки.

Для функций преобразования полярных координат в декартовые отсюда имеем

Вычисление значений функций

F< (Х, Y), >" 2(Х, Y) производится на основе соотношений

Х = r,cos фи — 4 r sin40

r sin Ми + Д V Г сояЧО,.

Устройство работает в два такта.

Рассмотрим его работу на примере укаэанных преобразований. При этом в первом и втором блоках памяти хранятся соответственно таблицы значений cos 9О, sin 40

В течение первого такта по сигналу с первого выхода 16 блока 15 синхронизации, втором и третьем коммутаторах информация поступает и передается на выход с вторых вхадов. В результате этого образующиеся на выходах первого и второго блоков 4 и 5 памяти значения cos gs

s i п Чо поступают соответственно на первые входы первого и второго блоков б и 7 умножения, а на вторые их входы через третий коммутатор поступает значение r с регистра второго аргумента и, как следствие, на выходе блоков б и 7 умножения образуются значения r,costs. и

r В и Фо, запоминаемые в йервом, втором блоках 13, 14 суммирования

45 и в первом, втором буферных регистрах 11, 12.

Во втором такте по следующему сигналу с второго выхода 17 блока

15 синхронизации первый, второй и третий коммутаторы 8-10 переключаются на прием информации с первых входов. Поэтому на первые входы первого и второго блоков б и 7 умножения поступают соответственно величины r ° sin4О и r сов о, а на вторые их входы через третий коммутатор 10 с регистра 2 младших разрядов первого аргумента передается значение сИ . В результате на входах первого и второго блоков 13 и 14 суммирования образуются значения Д Г 61пМо и дЧ Г соБ Pg кото рые в этом такте складываются с хранящимися в указанных блоках значениями r соs4c и r я1.п,>, причем по сигналу второго такта на первый блок 13 суммирования сложение на нем выполняется с отрицательным знаком, с образованием на выходе согласно (2) значений r cosg u

r в1п1

Вычисленные значения функций хранятся в первом и втором блоках суммирования.

Время Т вычисления указанных функций, в частности значений преобразований координат, на данном устройстве определяется соотношением

Т щ + Тзм + Тем где Т,б — время выборки из блоков ,памяти;

Т„ — время умножения;

Т „, — время суммирования.

Предлагаемое устройство можно использовать непосредственно для тех же целей,. что и прототип, если на регистр второго =аргумента предварительно занести значение

r = 1. Кроме того, данное устройство в состоянии реализовать широкий класс функций от двух переменных, чего не может делать прототип.

1078427

Составитель В. Гапонов

Редактор С. Пекарь Техред С.Мигунова Корректор О. Билак

Заказ 964/42 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4