Управляемая линия задержки

Управляемая линия задержки

Иллюстрации

Показать все

Реферат

 

УПРАВЛЯЕМАЯ ЛИНИЯ ЗАДЕРЖКИ, содержащая управляющий -разрядный двоичный счетчик и N последовательно соединенных разрядных ячеек задержки , каждая из которых содержит постоянную линию задержки на время , пропорциональное весу разряда, выход йоторой является первым выходом разрядной ячейки задержки, первый и второй электронные ключи, информационные входы которых объединены между собой и представляют один информационный вход разрядной ячейки задержки, выход первого ключа соединен с входом постоянной линии задержки, а выход второго ключа является вторым выходом разрядной ячейки задержки , причем первый и второй выходы последней разрядной ячейки задержки соединены и являются выходом устройства, отличающаяся тем, что, с целью повышения точности задержки, в нее введен дополнительный элемент задержки, соединенный входом со счетным входом N-разрядного двоичного счетчика, а в каждую разрядную ячейку задержки дополнительно введены третий и четвертый электронные ключи, D-триггер, сумматор по модулю два, первый вход которого соединен с выходом соответствующего ему п-го разряда счетчика , второй вход - с выходом следующего (п+1)-го разряда счетчика, а в старшей N-ой разрядной ячейке задержки второй вход сумматора соединен с источником напряжения, соответствующего логической единице,выход сумматора в каждой разрядной ячейке задержки соединен с .информационным входом (D-входом) соответствующего D -триггера, причем управляющие входы (С-входы)D -триггеров § всех разрядов соединены с выходом дополнительного элемента задержки, (П управляющие входы первого и четвертого ключей соединены с инверсным выходом, а управляющие входы второго и третьего ключей - с прямым выходом D-триггера соответствующей разрядной ячейки задержки, в каждой разрядной ячейке задержки информационные входы третьего и четвертого ключей объединены между собой и образуют второй информационный вход разрядной ячейки задержки, выход третьего ключа соединен с входом соответствующей постоянной линии задержки , выход четвертого ключа подключен к выходу второго ключа, первые и вторые информационные входы млддших (n-l)-x разрядных ячеек задержки соединены соответственно с первыми и вторыми выходами старших h-x разрядных ячеек задержки, причем первый и второй информационные входы ячейки задержки старшего N-ro разряда объединены и являются входом устройства.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК а9) СВ

Н 03 К 5/153

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3522156/18-21 (22) 20 ° 12.82 (46) 23.03.84. Бюл. Р 11 (72) В.Н.Трофимов (53) 621.374.5(088.8) (56) 1. Гитис Э.И. Преобразователи информации для электронных цифровых вычислительных устройств. М., Энергия, 1975, с.272, рис. 6-10а.

2. Важекина З.П., Волкова H.Н. и Чадович И.И. Методы и схемы временной задержки импульсных сигналов.

М., Советское радио, 1971, с.189193 (прототип). (54)(57) УПРАВЛЯЕМАЯ ЛИНИЯ ЗАДЕРЖКИ, содержащая управляющий и -разрядный двоичный счетчик и N последовательно соединенных разрядных ячеек задержки, каждая иэ которых содержит постоянную линию задержки на время, пропорциональное весу разряда, выход которой является первым выходом разрядной ячейки задержки, первый и второй электронные ключи, информационные входы которых объединены между собой и представляют один информационный вход разрядной ячейки задержки, выход первого ключа соединен с входом постоянной линии задержки, а выход второго ключа является вторым выходом разрядной ячейки задержки, причем первый и второй выходы последней разрядной ячейки задержки соединены и являются выходом устройства, отличающаяся тем, что, с целью повышения точности задержки, в нее введен дополнительный элемент задержки, соединенный входом со счетным входом М -разрядного двоичного счетчика, а в каждую разрядную ячейку задержки дополнительно введены третий и четвертый электронные ключи, 1) -триггер, сумматор по модулю два, первый вход которого соединен с выходом соответствующего ему и -го разряда счетчика, второй вход — с выходом следующего (n+1)-го разряда счетчика, а в старшей й-ой разрядной ячейке задержки второй вход сумматора соединен с источником напряжения, соответствующего логической единице,выход сумматора в каждой разрядной ячейке задержки соединен с,информационным входом {9-входом) соответствующего 1)-триггера, причем управляющие входы (С-входы) )) -триггеров

C всех разрядов соединены с выходом @ дополнительного элемента задержки, управляющие входы первого и четвертого ключей соединены с инверсным выходом, а управляющие входы второго С и третьего ключей — с прямым выходом D -триггера соответствующей разрядной ячейки задержки, в каждой разрядной ячейке задержки информаци" онные входы третьего и четвертого ключей объединены между собой и образуют второй информационный вход разрядной ячейки задержки, выход третьего ключа соединен с входом соответствующей постоянной линии задержки, выход четвертого ключа подключен к выходу второго ключа, первые и вторые информационные входы младших (n -1)-х разрядных ячеек задержки соединены соответственно с первыми и вторыми выходами старших и-х разрядных ячеек задержки, >в причем первый и второй информационные входы ячейки задержки старшего

8-го разряда объединены и являются входом устройства.

782 2 ств ющего разряда управляющего двочного счетчика (2) .

Недостатком известной линии задержки является неверная задержка части импульсов (на время, отличное от заданного) при изменении двоичного кода в управляющем счетчике на единицу младшего разряда, что делает невозможным изменение времени

О задержки в процессе работы, и поэтому нет возможности эксплуатировать линию при выполнении некоторых задач.

Это объясняется следующими причинами. Ключи последовательно соединяют линии задержки в соответствии с управляющим кодом в, записанным в счетчике из значений ря-.

= m — значение кода до

его изменения.

t 1081

Изобретение относится к импульсной технике и предназначено для задержки импульсов на время, намного превышающее гериод их следования, с возможностью изменения времени задержки в процессе работы.

Известна управляемая линия задержки., содержащая М узлов задержки, каждый из которых содержит линию задержки, вход которой подключен ко входу узла задержки и к информационному входу ключа, а выход к одному из входов элемента ИЛИ, выход которого через формирователь подключен к выходу узла задержки, а второй вход — к выходу ключа; управляющий вход которого подключен к выхо11у соответствующего разряда управляющего регистра, н этом, линия задержки в каждом узле задержки соответствует определенному разряду регистра и имеет задержку, пропорциональную его 20 весу (1).

Недостатком этого устройства является невозможность изменения времени задержки в процессе работы линии задержки без искажения задержи- 25 ваемого импульса, находящегося в линии задержки в момент изменения кода задержки.

Наиболее близкой по технической сущности к предложенной является 30 управляемая линия задержки, содержащая управляющий И-разрядный дво" ичный счетчик и N последовательно соединенных разрядных ячеек задержки; каждая из которых содвржит постоян- З5 ную линию задержки на время, пропорциональное весу разряда, выход которой является первым выходом раз" рядной ячейки задержки, первый и второй электронные ключи, информационные входы которых объединены между собой и представляют один информационный вход разрядной ячейки задержки, выход первого ключа соединен с входом постоянной линии задержки, а выход второго ключа яв- 45 ляется вторым выходом разрядной ячейки задержки, причем первый и второй выходы последней разрядной ячейки задержки соединены и являются выходом устройства, а объединенные первый 50 и второй выходы каждой из остальных разрядных ячеек задержки являются выходом соответствующей 5 -ой разрядной ячейки задержки, при этом информационные входы младших |h-1)-х 55 разрядных ячеек задержки соединены с выходами старших и-х разрядных ячеек задержки, а информационный вход ячейки задержки старшего М -ro разряда является информационным вхо- 60 дом устройства, управляющие входы первого и второго электрбнных ключей каждой иэ разрядных ячеек задержки соединены соответственно с прямым и инверсным выходами соответ н с- ь где х и =1 либо О.

При наличии в h -oM разряде счетчика логической 1 открыт первый ключ этого разряда, а второй ключ закрыт, поэтому импульс, попавший на входы этих ключей, проходит на входы ключей следующего (n-1)-го разряда через линию задержки 13 „,задерживаясь на время

Если . в n-oM разряде логический 0, то открыт второй ключ, а первый ключ закрыт, и импульс проходит в следующий разряд без задержки. Полная задержка импульсов а1, осуществляемая устройством, определяется формулой

gg =Х +...+Х ь +...Х Г +Х +<

9 Д bl h Ь" 2 2 11 О й- h-4

=ь(Х 2 +Х2 +...Х2+Х1+с =а+ к

1I о о и .:Еx„z"" (2) п=1 где т — постоянная малая задержка, объясняющаяся задержкой импульсов в электронных ключах.

При увеличении или уменьшении управляющего кода в. счетчике на единицу младшего разряда в зависимости от текущего значения кода происходит изменение логических состояний определенного количества его разрядов (Х) и положений соответствующих ключей. Это можно записать в виде формулы (М„...Х ...Х Х ) =Х„...)(Х Х ...К х, (з) где К принимает одно ,да 1,2...й; (х,„.. .х ...х х,) При этом задерживаемые импульсы, распространяющиеся в,момент изме1081782 10

30

35 при пфЫ (4) 40

55

65 нения кода по постоянным линиям задержки разрядов с К-го по 1-ый, задерживаются на неверное время.

Это происходит потому, что эти импульсы проходят постоянные линии задержки от старшего разряда до той, 5 в которой они распространялись в момент изменения кода, в соответствии с кодом ш,а остальные в ссщтветствии с кодом m+1 или п -1.Например, если код меняется со значения

=х„ ...0100 íà rn>- х,„...0011, то импульсы,. рьспрострайяющиеся по линии третьего разряда 13> в момент переключения после переключения попадают на эхей 13, и на 13 „и в итоге задерживаются на время, соответствующее коду п .„х,„ ° . ° 0111 °

Целью изобретения является повышение ности задержки за счет устранения утационных сбоев, имеющих место точ комм при изменении во время работы управляемой линии задержки управляющего двоичного кода на выходе управляющего счетчика, определяющего время задержки, на единицу младшего разряда и .периоде следования задерживаемых импульсов много меньшем времени задержки.

Укаэанная цель достигается тем, что в управляемую. линию задержки, содержащую управляющий И-разрядный двоичный счетчик и м последовательно соединенных разрядных ячеек задержки, каждая из которых содержит постоянную линию задержки на время, пропорциональное весу разряда, выход которой является первым выходом разрядной ячейки задержки, первый и . второй электронные ключи,информационные входы которых объединены между собой и представляют один информационный вход разрядной ячейки задержки, выход первого ключа соединен с входом постоянной линии задержки, а выход второго ключа является вторым выходом разрядной яч6йки задерж- 45 ки, причем первый и второй выходы последней разрядной ячейки задержки соединены и являются выходом устройства, введен дополнительный элемент задержки, соединенный входом со счетным входом и -разрядного двоичного счетчика, а в каждую разрядную ячейку задержки дополнительно введены третий и четвертый электронные ключи, D --триггер, сумматор по модулю два, первый вход которого соединен с выходом соответствующего ему и-го разряда счетчика, второй вход — с выходом следующего (и+1)-го разряда счетчика, а в старшей й-ой разрядной ячейке задержки второй вход сумматора соединен с источником напряжения, соответствующего логической единице, выход сумматора в каждой разрядной ячейке задержки соединен с информационным входом (9-входом) соответствующего 9 -триггера, причем управляющие входы (С-вхо- ды) 9 -триггеров всех разрядов соединены с выходом дополнительного элемента задержки, управляющие входы первого и четвертого ключей соединены с инверсным выходом, а управляющие входы второго и третьего ключей - с прямым выходом Q-триггера соответствующей разрядной ячейки задержки, в каждой разрядной ячей» ке задержки информационные входы третьего и четвертого ключей объединены между собой и образуют второй информационный вход разрядной ячейки задержки, выход третьего ключа соединен с входом соответствующей постоянной линии задержки, выход четвертого ключа подключен к выходу второго ключа, первые и вторые информационные входы младших (и-1)-х разрядных ячеек задержки соединены соответственно с первыми и вторыми выходами старших и-х разрядных ячеек задержки, причем первый и второй информационные входы ячейки задержки старшего n -ro разряда объединены и являются входом устдрйства.

В отличие от известного устройства управление ключами осуществляется не непосредственно кодом ХМ...Х и ...Х Х„, пропорциональным требуемой задержке (с выхода управляющего счетчика), а кодом У,„...У,...У У„ с выходов сумматоров, определяемым по формуле

y = X„+ X

У =Х„, М М

Благодаря прйведенной .схеме соединения ключей и постоянных линий задержки и управлению ключами кодом

УМ ...У„...У2У„ обеспечиваются последовательное соединение линий за" держки в соответствии с управляющим кодом X Х„... Х Х„ и общая задержка сигна) а, определяемая по формуле (2 ).

При изменении управляющего кода на единицу младшего разряда и инвертировании при этом состояний К его разрядов формула (3) в коде

УМ...У ...У У„, получаемом по формуле (3), возможно инвертирование состояния только одного К-ro разряда.

Благодаря этому свойству, а также приведенной схеме соединения линий задержки и ключей при изменении управляющего кода во время работы устройства иа единицу младшего разряда всегда осуществляется правильная задержка импульсов.

На фиг.1 изображена функциональ, ная схема управляемой линии задерж" ки (УЛЗ)1 на фиг.2 и 3 — два воз1можных состояния каждой задерживающей ячейки при различных управляю1081782

30 õ сигналах1 на фиг.4 и 5 - работа устройства íа примере четырехразрядной УЛЗ.

УЛЗ включает в себя управляющий двоичный счетчик 1., элемент 2 задержки и N однотипных ячеек 3 эа- 5 держки. Каждая задерживающая ячейка соответствует определенному я -му разряду счетчика, поэтому рядом с номером позиции 3 проставлен номер разряда (З.и). В состав каждой ячейки 3. входят первый ключ 4, второй ключ 5, третий ключ 6 четвертый ключ 7., постоянная линия 8 задержки, 9 -триггер 9, сумматор 10 по модулю два ° Линия 8 задержки 15 имеет время задержки, пропорциональное весу соответствующего разряда (формула (1)). Счетчик 1 имеет счетный вход С. Каждая задерживающая ячейка 3.п.имеет два информационных входа 11 и 12 и два выхода 13 и 14.

Выход 13 каждой ячейки З. п соединен со входом 11 ячейки следующего младшего разряда З.п-l и соответственно выход 14 ячейки 3. n - -co входом

12 ячейки З.ь-l. Вход 11 ячейки старшего разряда З,N является входом УЛЗ. Выходы ячейки младшего разряда 3.1, соединенные между собой, являются выходом УЛЗ. Внутри каждой ячейки вход 11 соединен с информационными входами ключей 4 и 5, вход

12-с информационными входами ключей б и 7, выход 13 — с выходом линии 8 задержки, а выход 14-с выходами ключей 5 и 7. Выходы ключей 4 и б Ç5 соединены со входом линии 8 задержки. Первый вход сумматора 10 соединен с выходом соответствующего ему -го разряда счетчика 1 Х„, а второй вход сумматора 10-с вйходом 4Q (t-+1)-го разряда счетчика 1 Х „+ .

B ячейке старшего разряда (З.й) второй вход сумматора соединен с источником напряжения, соответствующего логической 1 (0„,,). Выход сум- 45 матора 10 соединен с информационным входом 3 -триггера 9. Прямой выход

D-триггера 9 (У„) соединен с управляющими входами ключей 5 и б, а ин(ую) с управляю 5() щими входами ключей 4 и 7. Управляющие входы 3 -триггеров 9 всех разрядов соединены с выходом элемента 2 задержки, вход которого соединен со счетным входом С счетчика 1 °

Устройство работает следующим об- 5 разом.

Задерживаемые импульсы поступают на вход 1 ячейки старшего раз.ряда 3.И . Счетные импуЛьсы подаются на вход счетчика 1, в результате 60 чего на его выходе имеется изме" няющийся управляющий код Х ...Х„.. °

Х2Х„. Если задержка должна измейяться как в сторону уменьшения, так и увеличения, то необходимо применять реверсивный счетчик. Управляющий код с выхода счетчика поступает на входы сумматоров 10 всех разрядов и на их выходах образуется код У„ ...У„ ...УУ, в соответствии с формулой (4). Счетные импульсы поступают также на вход элемента 2 задержки, а с его выхода на управляющие входы D -триггеров 9, переписывая в них код У ...У ...У У одноК h 2 временно во всех ячейках. Величина задержки счетных импульсов в элементе 2 задержки такая, что перепись производится сразу после установления нового значения кода на выходах сумматоров 10. В каждой задерживающей ячейке напряжение с прямого выхода D -триггера 9 (У„) поступает на управляющие входы ключей 5 и 6, а с инверсного выхода (У„)-на управляющие входы ключей 4 и 7. Поэтому, если в и --ом разряде

У„=l, то открываются ключи 5 и б, а ключи 4 и 7 закрываются, если

У„=О, то открываются ключи 4 и 7 этого разряда, а ключи 5 и 6 закрываются ° Таким образом, каждая задерживающая ячейка З.п может осуществлять одну иэ двух операций.

При У„=l задерживаемые импульсы со входа 11 ячейки З.п проходят на выход 14 через ключ 5,не задерживаясь, а импульсы со входа 12 проходят на выход 13 через ключ б и линию 8 задержки, задерживаясь на время „, что соответствует эквивалентной схеме ячейки, изображенной на фиг.2.

При У„=О импульсы со входа 12 проходят на выход 13 через ключ 4 и линию 8 задержки с задержкой а со входа 12-на выход 14 через ключ 5 без задержки, что соответствует эквивалентной схеме ячейки, изображенной на фиг.3. При неизменяющемся управляющем коде задерживаемые импульсы попадают только на один из двух входов каждой задерживающей ячейки, так как импульсы со входа УЛЗ подаются только на вход

11 ячейки старшего разряда З.М. Импульсы последовательно проходят постоянные линии задержки тех разрядов, в которых записана 1, и задерживаются на время, определяемое формулой (2). На фиг.4 стрелками показана цепь, по которой движутся задерживаемые импульсы в 4-х разрядной УЛЗ при управляющем коде в =0100. При изменении управляющего кода Х,„...Х ...X. на единицу в коде

У ...У ...У пройсходит инвертирование только одного К-ro разряда и соответственно состояния только одной ячейки З.К, причем К зависит от текущего значения управляющего кода. Поэтому цепь„по которой движутся импульсы оФ входа УЛЗ до входа переключившейся ячейки З.К, оста1081782

Хп

Фиг.2 нется прежней, а от входа переключившейся ячейки до выхода УЛЗ импульсы начинают двигаться по новой цепи, составленной из элементов, по которым импульсы не проходили при прежнем значении кода. В то же вре мя импульсы, распространяющиеся в момент. смены кода по линиям saдержки, составляющим прежнюю цепь (c переключившейся ячейки 3.К до >младшей 3. 1), проходят на выход УЛЗ, задерживаясь на прежнее время (соответствующее коду до его изменения), так как на.этом участке цепи не происходит никаких. переклюЧений в ячейках. Иапример, фи уменьшении в 4.-х разрядной УЛЗ управляющего кода иа единицу младшего разряда со значения m = 0100 íà m =0011 ячейка 3-ro

1 2 разряда (3.3) переходит из состояния, показанного на фиг.2, в состоя- 70 ние, показанное на фиг.3, и при этом внутренние электрические связи элементов УЛЗ перестраиваются из состояния, показанного на фиг.4, в состояние, показанное на. фиг.5. Им- 25 пульсы начинают двигаться по цепи, обозначенной стрелками (фиг.5), и задерживаются на время, пропорцио» нальное коду т = 0011. При этом Им2 пульсы, распространявшиеся в момент изменения кода по линии задержки

3-го разряда 3.3, продолжают двигаться по цепи, обозначенной на фиг.5 двойными стрелками, и проходят на выход УЛЗ, задержавшись на прежнее время, пропорциональное коду в =0100.

Для обеспечения правильной задержки импульсов промежуток времени

T между двумя последовательными изменениями кода на единицу мпадшего разряда должен быть больше текущего значения задержки hi . В противном случае sa время прохождения импульсом всей линии задержки может произойти переключение двух ячеек или более и импульс задержится на неверное. время аналогично тому, как это происходит в известном устройстве. ,Т выбирается нз условия T)at> „„ где4йз „- максимальное вРемЯ за держки УЛЗ.

Введение в УЛЗ указанных элементов и изменение логики управления постоянными линиями задержки позволяет устранить коммутационные сбои при изменении времени задержки на один дискрет, и за счет этого повысить точность задержки импульсов.

1081782

З.4

ФХ

Составитель А.Титов

Редактор Г.Волкова Техред С.Мигунова Корректор В.Бутяга

Заказ 1564/51 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4