Приемное устройство циклового фазирования

Иллюстрации

Показать все

Реферат

 

ПРИЕМНОЕ УСТРОЙСТВО ЦИКЛОВОГО ФАЗИРОВАНИЯ, содержащее последовательно соединениые дешифратор синхрогруппы, элемент ИЛИ, первый регистр сдвига и дешифратор заданного состояния, счетчик циклов, тактовый вход которого объединен с тактовым входом первого регистра сдвига и тактовым входом дешифратора синхрогруппы и является тактовым входом устройства , отличающееся тем. что, с целью повышения помехоустойчивости в установившемся режиме, в него введены последовательно соединенные триггер и первый элемент И, последовательно соединенные второй элемент И, второй регистр сдвига и третий элемент И, выход которого подсоединен к информационному входу счетчика циклов, выход первого регистра сдвига через первый элемент. И подключен к второму входу элемента ИЛИ, вь1ход дешифратора заданного состояния подсоединен к первому входу триггера и дополнительному входу третьего элемента И, выход счетчика циклов подсоединен к второму входу второго регистра сдвига,второму входу{ ду триггера и первому входу второго ел элемента И, второй вход которого под ключен к выходу дешифратора синхрогруппы .

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (111

3(51) Н 04 Ь 7/08

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3543841/18-09 (22) 14 ° 01.83 (46) 07,.04.84. Вюл.9 13 (72) И,В.Мареев и Д.В.Моисеев (53) 621.394.662(088.8) (56) 1. Авторское свидетельство СССР

Р 578670, кл. Н 04 L 7/08, 1976.

2. Авторское свидетельство СССР

Р 873445, кл. И 04 L 7/08, 1979 (прототип). (54)(57) ПРИЕМНОЕ УСТРОЙСТВО ЦИКЛОВОГО ФАЗИРОВАНИЯ, содержащее последовательно соединенные дешифратор синхрогруппы, элемент ИЛИ, первый регистр сдвига и дешифратор заданного состояния, счетчик циклов, тактовый вход которого объединен с тактовым входом первого регистра сдвига и тактовым входом дешифратора синхрогруппы и является тактовым входом устройства, о т л и ч а ю ш е е с я тем, что, с целью повышения помехоустойчивости в установившемся режиме, в него введены последовательно соединенные триггер и первый элемент И, последовательно соединенные второй элемент И, второй регистр сдвига и третий элемент И, выход которого подсоединен к информационному входу счетчика циклов, выход первого регистра сдвига через первый элемент. И подключен к второму входу элемента

ИЛИ, выход дешифратора заданного состояния подсоединен к первому входу триггера и.дополнительному входу третьего элемента И, выход счетчика циклов подсоединен к второму входу второго регистра сдвига, второму входуЦ . ду триггера и первому входу второго элемента И, второй вход которого под фЯ ключен к выходу дешифратора синхро- . группы. С:

1085006

Изобретение относится к области передачи цифровой информации и может применяться для циклового фазирования приемников синхронизации в устройствах повышения достоверности, телеграфии, телеметрии, передачи изображения 5 и т.д..

Известно приемное устройство цикловой синхронизации, содержащее последовательно соединенные стробирующий блок, ключевой блок, первую схему ИЛИ, f0 регистр сдвига, первый дешифратор, счетчик комбинаций и блок выделения фазирующего импульса, последовательно соединенные второй дешифратор, блок изменения периода деления и делитель частоты, выход которого подсоединен к второму входу стробирующего блока, последовательно соединенные второй элемент ИЛИ и триггер управления, выход которого подсоединен к второму входу ключевого блока, вход которого подключен к первому входу элемента умножения, второй вход которого объединен с вторым входом триггера управления и подключен к дополнительному выходу регистра сдвига, а выход элемента умножения подсоединен к второму входу первого элемента,, ИЛИ и второму входу блока выделения фазирующего импульса, выход которого подсоединен к второму входу второго,30 элемента ИЛИ и второму входу регистра сдвига Г2 3.

Недостатком данного приемного устройства цикловой синхронизации является большое время вхождения в сннхроиизм при последовательном анализе циклов и низкая помехоустойчивость при искажении синхросигнала помехами.

Наиболее близким техническим реше-, нием к изобретению является приемное 40 устройство циклового фазирования, содержащее последовательно соединенные дешифратор синхрогруппы, элемент ИЛИ, первый регистр сдвига и дешифратор заданного состояния, счетчик циклов, тактовый вход которого объединен с 45 тактовым входом первого регистра сдвига и тактовым входом дешифратора синхрогруппы и является тактовым входом устройства, выход первого регистра сдвига подсоединен к второму вхо- 50 ду элемента ИЛИ, а выход дешифратора заданного состояния подсоединен к входам "Сброс" первого регистра сдвига и счетчика циклов Е2 1.

Недостатком изовестного приемного 55 устройства циклового фаэирования является то, что в установившемся режиме при регулярном повторении на некоторой позиции цикла ложной синхро-: группы н случайном искажении истинной синхрогруппы, может произойти установка счетчика циклов в ложную фазу, т.е. произойдет сбой цикловой синхронизации, хотя истинные синхрогруппы будут приходить на заданной позиции цикла, Таким образом, в уста- 65 новившемся режиме известное устройство имеет недостаточную помехоустойчивость.

Бель изобретения — повышение помехоустойчивости в установившемся режиме °

Поставленная цель достигается тем, что в приемное устройство циклового фаэирования, содержащее последовательно соединенные дешифратор синхрогруппы, элемент ИЛИ, первый регистр сдвига и дешифратор заданного состояния, счетчик циклов, тактовый вход которого объединен с тактовым входом первого регистра сдвига и тактовым входом дешифратора синхрогруппы и является тактовым входом устройства, введены последовательно соединенные триггер и первый элемент И, последовательно. соединенные второй элемент И, второй регистр сдвига и третий элемент И, выход которого подсоединен к информационному входу счетчика циклов, выход первого регистра сдвига через первый элемент И подключен к второму входу элемента ИЛИ, выход дешнфратора заданного состояния подсоединен к первому входу триггера н дополнительному входу третьего элемента И, а выход счетчика циклов подсоединен к второму входу второго регистра сдвига, второму входу триггера и первому входу. второ.го элемента И, второй вход которого подключен к выходу дешифратора синхрогруппы.

На чертеже представлена структурно-электрическая схема приемого устройства циклового фазирования.

Приемное устройство циклового Фазирования содержит дешифратор 1 синхрогруппы, элемент ИЛИ 2, первый регистр

3 сдвига дешифратор 4 заданного состояния, первый элемент И 5, триггер б второй и третий элементы И 7 и 8, второй регистр 9 сдвига, счетчик 10 циклов„ информационный вход 11 и тактовый вход 12.

Приемное устройство циклового фазирования работает следующим образом.

Информационная двоичная последова", тельность с информационного входа 11 устройства поступает на первый вход дешифратора 1, который при получении комбинации типа синхрогруппы генерирует на выходе отклик на синхрогруппу в виде импульса. Тактовые импульсы поступают на тактовый вход 12 устройства, стробируют импульсы отклика, а также поступают на счетный вход счетчика 10 цикла и на тактовый вход первого регистра 3 сдвига.

В исходном состоянии счетчйк 10 цикла находится в случайной фазе, его выходные импульсы .не совпадают во времени с откликами на синхрогруппу с выхода дешифратора 1, поэтому на первый вход второго регистра 9 сдвига сигнал с выхода второго

1085006 элемента И 7 не поступает, а на так- его выходные импульсы будут,соответ- товый вход второго регистра 9 сдвига ствовать импульсам циклового фаэиропоступают сдвигающие импульсы, в ре- вания. зультате чего второй регистр 9 сдви- Кррме того, сигнал с выхода дега будет обнулен, а третий элемент шифратора 4 установит триггер 6 по

И 8 открыт по второй группе входов. 5 первому входу в состояние, при коКроме того, выходные импульсы счет- тором его выходной сигнал закроет чика 10 цикла поддерживают триггер б по второму входу первый элемент И 5, :,по второму входу в таком состоянии, который будет закрыт в течение всего что его выходной сигнал разрешает следующего цикла, так как состояние прохождение "единиц" с выхода пер- g триггера б будет изменено только цивого регистра 3 сдвига через первый кловыми импульсами с выхода счетчика элемент И 5 н элемент ИЛИ 2 на его .цикла 10, который придет на второй пе рвый (и н форма цион ный ) вход. При- вход триггера б через и тактов. В емное устройство циклового фазиро- Результате за цикл, когда первый вания наЧинает поиск циклового син- элемент И 5 закрыт первый регистр 3

° I хронизма. Первый отклик на синхро- сдвига будет очищен от накопленных группу с выхода дешифратора 1, че- в нем в режиме поиска "единиц", соотреэ первый вход элемента ИЛИ 2 посту- ветствующих как истинным так и ложпает на первый вход первого регистра ным откликам на синхрогруппу, по3 сдвига, записывается в его первом скольку кольцо между его последним разряде, а тактовые импульсы с так- 2О и первым разрядами будет разомкнуто. тового входа 12 начинают продвигать- С приходом следующего циклового имзаписанную "единицу" по первому ре- пульса с выхода счетчика.10 цикла на гистру сдвига 3. Поскольку длина цик-, второй вход триггера б первого элела фазирования равна п бит, а длина .мента И 5 вновь откроется и в первом первого регистра 3 сдвига равна 25 регистре 3 сдвига, опять начинается (n-1) разрядов, то через цикл пер- процесс накопления "единиц" для опревая записанная в регистр "единица", деления момента фазирования счетчипройдя с выхода последнего разряда ка 10 цикла. первого регистра 3 сдвига через от- Вместе с тем импульс циклового крытый выходным сигналом триггера б Зр фазирования с выхода счетчика 10 цикпервый элемент И 5 и элемент ИЛИ 2, ла совпадет на втОром элементе И 7 с окажется во втором разряде первого очередным истинным откликом на синрегистра 3 сдвига. Если эта первая хрогруппу с выхода дешифратора 1, "единица" соответствовала во времени запишется в первый разряд второго истинной синхрогруппе, то через и 35 Регистра сдвига 9, в результате чего тактов на этой же позиции цикла на третий элемент И 8 закроется по втовыходе дешифратора 1 должен появить- рой группе входов и будет закрыт до ся второй истинный отклик и в первый тех пор, пока во втором регистре 9

Разряд первого регистра 3 сдвига че- сдвига будет находиться хотя бы одна рез элемент ИЛИ 2 запишется соответ- "единица". A "единицы" во втором рествующая ему "единица". Теперь по пе- гистре 9 сдвига будут присутствовать

40 рвому- регистру 3 сдвига тактовыми им- до тех пор, пока цикЛовые импульсы с пульсами будут продвигаться две . выхода счетчика 10 цикла будут совН Ю единицы подряд. Таким образом, ес- падать во времени с истинными отклилн отклики на синхрогруппу с выхода ками на синхрогруппу с выхода дешифдешифратора 1 будут регулярно появля-45 ратора 1. Таким образом, приемное ется через и тактов на одной и той . устройство циклового фазирования пеже позиции цикла, то в первых разря- . Решло в установившийся режим. .дах первого регистра 3 сдвига будут подряд записаны со тветств ие и(: Если тепеРь внУтРи цикла отклики единицы" 5О на ложные синхрогруппы даже сгруппиЛ жн откликам будут соответст- РУютсЯ и вызовУт сРабатывание дешиф вовать случайно распределенные по Ратора 4Ф то его выхоДной сигнал не перво регистру 3 сдвига "синицы" вызовет изменениЯ фазы счетчика 10

В момент в цикла, поскольку он не пройдет чемомент времени, когда в первых рез закрытый по вторйм входам третий разрядах первого регистра 3 сдвига элемент И 8 ° Кроме того, фаза счет.окажется количество "единиц", задан-. чика 10 цикла не изменится и в том ное решающим правилом входа в синхро- случае, если при наличии ложных синниэм, дешифратор $, подключенный к хрогрупп внутри цикла истинные син-. группе выходов первых разрядов перво- хрогруппы будут искажены. Очевидно, го регистра 3 сдвига выдает сигнал, % что допустимое количество подряд искоторый, пройдя через открытую во" каженных синхрогрупп определяет дли-. второй группе входов третий элемент ну второго регистра 9 сдвига. Иэ усИ 8, установит по входу установки на+ тановившегося режима в режим поиска чального состояния счетчик 10 цикла приемное устройство циклового фазиров состояние, в результате которого Я вания перейдет только в том случае

1085006

Составитель Т.Поддубняк .

Редактор Н.Пушненкова Техред И.Метелева Корректор Л.пилипенко

Заказ 2037/54 Тираж 635 Подписное

BHHHIlH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.Ужгород, ул.Проектная,4

1 если во втором регистре 9 сдвн га не останется ни одной "единицы", а это может произойти только в том случае, если количество подряд искаженных синхрогрупп будет больше количества разрядов второго регистра 9 сдвига.

Случайное искажение синхрогрупп не выведет приемное устройство циклового фазирования из установившегося режима.

Технико-экономическая эффективность предлагаемого приемного устройства циклового фазирования заключается в повышении помехоустойчивости при установившемся режиме за счет управ5 ления установкой фазы счетчика циклов 10 с.помощью введенного второго регистра 9 сдвига, триггера б и элементов И 5,7 и 8.