Детектор синусоидальных сигналов

Детектор синусоидальных сигналов

Иллюстрации

Показать все

Реферат

 

ДЕТЕКТОР СИНУСОИДАЛЬНЫХ СИГНАЛОВ, содержаший последоватеяьно соединенные первый генератор, первый перемножитель, первый интегратор и первый квадратор, последовательно соединенные второй генератор, второй Леремножитель. второй интегратор, второй квадратор, а также последовательно соединенные сумматор и компаратор напряжения, причем выходы первого и второго квадраторов сое-: динены с входами сумматора, а вторвае входы первого и второго перемножителей соединены между собой, ,а также импульсный генератор, о т а ю щ и и с я тем, что , с целью повышения помехоустойчивости при детектировании синусоидальных сиг- .; налов, в него введены блок памяти, третий перемножитёль, гтервый счетчик импульсов, дёмультиплексор, реверсивный счетчик импульсов, триггер с раздельным запуском, первый элемент И, второй счетчИк импульсов и , второй элемент И, причём соединенные второй вход первого перемножйтеля , вход блока памяти и первый . вход третьего перемножителя являются входом знакового разряда детектора , выход, блока памяти соединен с вторым входом третьего перемножитёля , выход которого подключен к входу установки в.ноль первого счетчика и управляющему входу демульти плексора, адресные входы которого соединены с выходами первого счетчика импульсов; а выход демультиплексорй подключен к вторым входам первого и второго интегратора, третьи входы, которых соединены с выходами первого элемента И, вход старшего разрвгда детектора подключен к входу прямого счета реверсивного счётчика, вход обратного счета которого подключен к первому выходу импульсного генератора, выходы ре (Л версивного счетчика соединены с его устанбвочными входами, выходы с ПЕРЕНОС и ЗАЕМ реверсивного счетчика соединены с входами второго элемента И и соответствующим входом триггера с раздельны: запуском , прямой и инверсный выходы которого подключены к первому, входу первого элемента И и к входу 00 СП установки в ноль второго счетчика импульсов., выход которого соединен с вторым входом первого элемента И и управляющим входом компаратора, при этом счетный вход второго счетчика импульсов соединен с вторым выходом генератора импульсов, третий вход которого соединен со счетным входом первого счетчика, а выход второго элемента И подключен к входу разрешения записи реверсивного; счетчика.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„3ЯЫЯЯ А

3(5D Н 04 Q 1/44; Н 04 J 3/04

ГООУДАРСТВЕННЫЙ НОМИТЕТ СССР AO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ)ТИЙ

ОПИСАНИЕ ИЗОВРЕТЕНИ8;: н ABT0pcHoMv свидетзльстВу / - I „,.1 г .. (211 3524460/18-09 (221 23. 12. 82 (461 07.04.84.. Бюл.9 13 (72) Ю.Г.Давыдов, В.Д.Осипейко и Ю. Д.Осипенко (53) 621. 395. 385 (088. 8) (56) 1.Авторское свидетельство СССР

Р 234463, кл. Н 04 J 1/30, 1969.

2. Патент Великобритании

Р 1482629. кл. 4 1/44, 1977. (54) (57 ) ДЕТЕКТОР СИНУСОИДАЛЬБЫХ .СИГНАЛОВ, содержащий последовательно соединенные первый генератор. первый.перемножитель.. первый:интегратор и первый квадратор, последовательно соединенные второй генератор,. второй перемножитель. второй интегратор, второй ква.раторр, а также последовательно соединенные сумматор и компаратор напряжения, причем выходы первого и второго квадраторов соединены с входами сумматора. а вторые

:входы первого и.второго перемножителей .соедйнены между собой.,а также импульсный генератор, о т л ич а в шийся ..тем. что, с целью. повышения помехоустойчивости при детектировании синусоидальных сигналов, в него введены блок памяти, третий перемножитель, первый счетчик импульсов, демультиплексор, реверсивный счетчик импульсов, триггер с раздельным запуском, первый элемент И, второй счетчик импульсов и второй элемент И, причем соединенные второй .вход первого перемножи-. теля, вход блока памяти и первый вход третьего перемножителя являются входом знакового разряда детектора, выход. блока памяти соединен с вторым входом третьего перемножителя, выход которого подключен к входу установки в.ноль первого счетчика и управляющему входу демультиплексора, адресные входы которого соединены с выходами первого счетчика импульсов, а выход демультиплексора подключен к вторым входам первого и второго интегратора, третьи входы которых соединены с выходами первого элемента И, вход старшего разряда детектора подключен к входу прямого счета реверсивного счетчика, вход обратного счета которого подключен к первому выходу 3 импульсного генератора, выходы реверсивного счетчика соединены с его установочными входами, выходы

"ПЕРЕНОС" и "ЗАЕМ" реверсивного счетчика соединены с входами второго элемента И и соответствующим входом триггера с раздельным запуском, прямой и инверсный выходы которого подключены к первому. входу первого элемента И и к входу установки в ноль второго счетчика импульсов., выход которого соединен с вторым входом первого элемента

И и управляющим входом компаратора, при этом счетный вход второго счетчика импульсов соединен с вторым выходом генератора импульсов, третий вход которого соединен со счетным входом первого счетчика, а выход второго элемента И подключен к входу разрешения записи реверсивного счетчика.

1085019

60

Изобретение относится к технике связи и предназначено для использования в устройс вах линейного оборудования телефонных станций.

Известно устройство для приема сигналов тонального вызова, содержащее формирователь импульсов, селектор, двоичный счетчик, генератор калиброванной длительности, дешифратор, дифференцирующий каскад, схему совпадения и исполнительный элемент Г1).

Однако данное устройство обладает недостаточной избирательностью и не может функционировать при одновременной передаче двух сигналов, как принято в двухчастотной системе сигнализации на междугородной сети. Наиболее близким к изобретению является детектор синусоицальных сигналов, содержащий последдвательно соединенные первый генератор, первый перемножитель, первый интегратор и первый квадратор, последовательно соединенные второй генераТор, второй перемно>китель, второй

Интегратор, второй квадратор,а также последовательно соединенные сумматор и компаратор напряжения„ причем .выходы первого и второго квадратора соединены с входами сумматора, а вторые входы первого и второго перемножителей соединены между собой, а также импульсный генератор (2 ).

Однако известное устройство не обладает достаточной помехоустойчивостью при использовании его для сигналов HKN из-за возникновения в процессе перемножения сигналов продуктов нелинейного преобразования, попадающих в полосу пропускания детектора.

Целью изобретения является повышение помехоустойчивости при детектировании синусоидальных сигналов.

Поставленная цель достигается тем, что в детектор синусоидальных сигналов, содержащий последовательно соединенные первый генератор, первый перемножитель, первый интегратор и первый квадратор, последовательно соединенные второй генератор, второй перемножитель, второй интегратор, второй квадратор, а также последовательно соединенные сумматор и компаратор напряжения, причем выходы первого и второго квадраторов соединены с входами сумматора, а вторые входы первого и второго перемножителей соединены между собой, а также импульсный генератор, введены блок памяти, третий перемножитель, первый счетчик импульсов, демультиплексор, ре версивный счетчик импульсов, триг-

rep с раздельным запуском, первый элемент И, второй счетчик импульсов и второй элемент И, причем соединенные второй вход первого перемножителя, вход блока памяти и пер5 вый вход третьего перемножителя являются входом знакового разряда детектора, выход блока памяти соединен с вторым входом третьего перемножителя, выход которого подклю I0 чен к входу установки в ноль первого счетчика и управляющему входу демультиплексора, адресные входы которого соединены с выходами первого счетчика импульсов, а выход демультиплексора подключен к вторым входам первого и второго интегратора, третьи входы которых соединены с выходами первого элемента

И, вход старшего разряда детектора подключен к входу прямого счета реверсивного счетчика, вход обратного счета которого подключен к первому выходу импульсного генератора. выходы реверсивного счетчика соединены с его установочными входами, выходы "ПЕРЕНОС" .и "ЗАЕМ" реверсивного счетчика соединены с входами второго элемента И и соответствующим входом триггера с раздельным запуском, прямой и инверсный выходы которого подключены к первому входу первого элемента И и к входу установки в ноль второго счетчика импульсов, выход которого соединен с вторым входом первого эле35 мента И и управляющим входом компаратора, при этом счетный вход второго счетчика импульсов соединен с вторым выходом генератора импульсов, третий вход которого соединен со

40 счетным входом первого счетчика, а выход второго элемента И подключен к входу разрешения записи реверсивного счетчика.

На чертеже приведена структурная схема детектора синусоидального сигнала.

Детектор синусоидального сигнала содержит первый генератор 1, первый перемножитель 2, второй генератор 3, второй перемножитель 4, первый инвертор 5, первый квадратор 6, второй интегратор 7, второй квадратор

8, сумматор.9, компаратор 10 напряжения, импульсный генератор 11, блок

12 памяти, третий перемножитель 13, первый счетчик 14 импульсов, демультиплексор 15, реверсивный счетчик

16 импульсов, триггер 17 с раздельным запуском,. первий. элемент И 18, второй элемент И 19„ второй счетчик

20 импульсов, вход 21 знакового разряда детектора, вход 22 старшего разряда детектора.

Детектор синусоидального сигнала работает следующим образом.

1085019

ВНИИПИ Заказ 2038/55 Тираж.635 Подписное

Филиал ППП "Патент", r. Ужгород, ул.Проектная, 4

Анализируемый сигнал в виде двухразрядной кодовой комбинации, где первый разряд — знаковый, а второй— старший разряд сигнала, подается с входов 21 и 22 соответственно на отдельные элементы устройства.

С помощью блока 12 памяти и третьего перемножителя 13 выявляется изменение полярности поступающего сигна ла. .В течение времени, пока полярность сигнала не меняется, первый счетчик

14 считает импульсы, поступающие от импульсного генератора 11. При изменении полярности первый счетчик 14 обнуляется и счет начинается сначала.

Если в процессе счета импульсов значение времени от начала счета достигает определенного рубежа, за которым в течение некоторого вре- 20 менного интервала можно ожидать смены знака сигнала, с выхода демультиплексора 15 в пределах этого временного интервала поступает разрешение на работу первого и второго 25 интеграторов 5 и 7, в остальное время работа первого и второго интеграторов 5 и 7 приостанавливается.

На вход обратного счета реверсивного счетчика 16 подается последовательность импульсов от импульсного генератора 11, а на вход прямого счета — импульсы старшего разряда анализируемого сигнала. Если амплитуда исходного сигнала велика, стар- 35 ший разряд в основном имеет значение единицы и частота следования импульсов, поступающих на вход прямого счета реверсивного счетчика 16, выше частоты следования импульсов, поступающих на вход обратного счета.

Реверсивный счетчик 16 достигает состояния 1111 на выходах и останавливается под воздействием сигналов, поступающих с выхода второго элемента И 19. При этом триггер 17 управля-45 ется по одному из входов и подго.тавливает возможность работы первого элемента И 18 путем подачи положительного потенциала на один из его входов, одновременно триггер 17 снимает блокировку второго счетчика 20. последний открывает второй элемент

И 19 по второму входу. В итоге с выхода второго элемента И 19 сигнал разрешения работы поступает на первый и второй интеграторы 5 и 7.

При заполнении второго счетчика

20 последний вырабатывает разрешение на проведение сравнения в компараторе 10, после чего первый и второй интеграторы 5 и 7 очищаются и процесс повторяется.

При сигналах малой амплитуды старший разряд принимает в основном зна-> чение нуля. Реверсивный счетчик 16 под воздействием импульсов от импульсного генератора 11 считает в обратную сторону и в конечном итоге реверсивный счетчик 16 приходит в состояние 0000 на выходах, после чего он блокируется. При этом опрокидывается триггер 17, закрывается второй элемент И 19, в результате чего очищаются первый и второй интеграторы 5 и 7, процесс интеграции приостанавливается.

Сигнал знакового разряда умножа .ется в раздельных цепях на знак синуса и косинуса, формируемого первым и вторым генераторами 1 и 3.

Результаты перемножения интегрируются в течение определенного времени, результат интегрирования возводится в квадрат и подается на, сумматор 9, который суммирует сигналы, поступающие с первого и второго квадраторов 6 и 8. Если полученная сумма превышает определенное пороговое значение, в компараторе 10 формируется сигнал, который появляется на выходе в определенное и разрешенное вторым счетчиком 20 время.

Предлагаемый детектор обрабатывает сигналы, представленные в цифровой форме с помощью импульсно-кодовой модуляции. Это предопределяет использование детектора в электронных цифровых станциях.