Способ передачи и приема информации и система для его осуществления

Способ передачи и приема информации и система для его осуществления

Иллюстрации

Показать все

Реферат

 

1. Способ передачи и приема информации , заключающийся в том, что на центральной станции формируют рекуррентные адресные последователа ности ст налов, передают в канал связи приращения сформированных рекуррентных адресных последовательностей сигналсж, соответствующие адресам периферийных станций, на всех периферийных станциях выделяют переданные приращения рекуррентных адресных поаледовательностей сигналов, восстанавливают по ним сформированные на центральной станции рекуррентные адресные пос юдовательности сштналов, сравнивают восстансналенные рекуррентные адресные пос/юдовательности сигналов с адресной последовательвестью данной периферийной станшт, отличающийся тем, что, с целью повышения таформативности передачи путем увеличения пропускной способности канала связи, при совпадении зйосстаноеленной рекуррентной адресной последовательности сигналов и рекуррент ной адресной постхедовательности данной периферийной станции передают в канал связи сигнал наличия информации на пери ферийной станции, выделяют его на цент ральной станции и задерживают передачу приращения последующей рекуррентной «адресной последовательности сигналов на время передачи инфоряиационной последовательности сигналов с периферийной станции. 2.Способ по п. 1, о т л и ч а ю щ и и с я тем, что, с целью повыщения Постоверности передачи информации, при пеg редаче исходную информационную последовательность сигналов и соответствующую (Л рекуррентную адресную последовательность сигнал«ю преобразуют в одну информационную последовательность Сигналов той же длительности и при приеме производят обратное преобразование в исходную информационную последовательп ность сигналов с использованием соот 00 ветствукщей рекуррентной адресной по05 следовательности сигналов. 3.Способ по п. 1, отличающийся .тем, что при восстановлении о: рекуррентных адресных последовательностей сигналов формируют на периферийных станциях приращения рекуррентных адресных последсиаательностей сигналов, соответствующих приращениям рекуррен-р. ных адресных последовательностей сигналов центральной станции, и осуществляв ют сравнение путем корреляции приращений сформированныхреиуррентных адресных посладсюательностей сигналов и при ращений соответствующих рекуррентных адресных последовательностей сигналов периферийных станций.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ6ЛИН ае (и. ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

По ДЕЛЛМ ИЗО6РЕТЕНИЙ И ОТНРЫТИй

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 2626599/18-24 (22) 28.06.78 (46} 15.04.84; Бюп. 14 14 (72) А.Б. Мархасин и Г.B. Беляев (71) Институт горного дела СО

АН СССР (53) 62 1. 398 (088.8) (56) 1. Авторское свидетельство СССР

215294, an. Cj 08 С 15/06.

2. Патент ФРГ 2226778, .

in. Н 04 В 5/22.

3. Авторское свидетельство СССР

478346, кл. Q 08 С 19/28, 1971 (прототип). (54) СПОСОБ ПЕРЕДАЧИ И ПРИЕМА

ИНФОРМАЦИИ И СИСТЕМА ДЛЯ ЕГО

ОСУЩЕСТВЛЕНИЯ . (57) 1. Способ передачи и приема информации, заключающийся в том, что на центральной станции формируют рекуррентные адресные последовательности сигналов, передают в канал связи приращения сформированных рекуррентных адресных последовательностей сигналов, соответствующие адресам периферийных станций, на всех периферийных станциях выделают переданные приращения рекуррентных адресных по ледовательностей сигналов, восстанавливают по ним сформированные на центральной станции рекуррентные адресные последовательности сигналов, сравнивают восстановленные рекуррентные адресные последовательности сигналов с адресной последовательностью данной периферийной станции, отличающийся тем, что, с целью повышения информативности передачи путем увеличения пропускной способности канала связи, при совпадении восстановленной рекуррентной адресной у Я 08 С 15/06, Н 04 В 1/6Р последовательности сигналов и рекуррент ной адресной последовательности данной периферийной станции передают в канал связи сигнал наличия информации на пери ферийной станции, выделяют его на центральной станции и задерживают передачу приращения последующей рекуррентной адресной последовательности сигналов на время передачи информационной последовательности сигналов с периферийной станции.

2.Способпоп. 1, отличаюшийся тем, что, с целью повышения достоверности передачи информации, при пе редаче исходную информационную последовательность сигналов и соответствующую рекуррентную адресную последователь ность сигналов преобразуют в одну ин формационную последоватеюъность сигналов той же длительности и при приеме производят обратное преобразование в исходную информационную последователь ность сигналов с использованием соот- . ветствующей рекуррентной адресной последовательности сигналов.

3. Способ по и. 1, о т л и ч а юшийся .тем, что при восстановлении рекуррентных адресных последовательнос тей сигналов формируют на периферийных станциях приращения рекуррентных адресных последовательностей сигналов, соответствующих приращениям рекуррент. ных адресных последовательностей сигналов центра ной станции, и осущестаащют сравнение путем корреляции приращений сформированных рекуррентных адресных последоватещ ностей сигналов и приращений соответствующих рекуррентнык адресных послвд юатеаьностей сигналов периферийных станций.

1086446

4. Система для передачи и приема информации, содержания на центральном пункте блок кодовой адресации, первый вход и выход которого соединены с первыми выходом и входом формирователя последовательности синхроимпульсов, второй вход которого подключен к выходу генератора синхроимпульсов, второй выход к первому входу блока кодирования первый выход которого соединен с первым входом передатчика, подключенного к канаЛу связи, приемник, выход которого и третий выход формирователя последовательности синхроимпульсов соединены соответственно с первым и вторым входами блока декодирования и регистра вывода данных, ко второму входу которого и к третьему входу формирователя последовательности синхроимпульсов подключены соответственно первый и второй выходы блока декодирования, на каждой периферийной станции адресный избиратель, приемник, первый выход которого соединен с первым входом блока декодирования, выходом подключенного к первому входу регистра вывода данных, регистр ввода данных, первый выход которого соединен с первый входом блока кодировапия, выход которого через передатчик подключен к каналу связи, о т л и ч а ю ш а я с я тем, что, с целью повышения пропускной способности канала связи, в систему на центрахп»-ной станции введены регистр ввода данных, генератор адресных сигналов, блок выделения сигнала наличия информации, первый вход которого подключен к выходу приемника, второй вход и выход соединен соответственно с четвертым выходом и входом формирователя последовательности синхроимпульсов, первый и второй выходы генератора адресных сигналов подключены соответственно к вторым входам блока кодовой адресации и передатчика, третий выход - к третьему входу блока декодирования и второму входу блока кодирования, пятый и второй выходы формирователя последовательности синхроимпульсов подключены соответственно к входу генератора адресных сигналов и к входу регистра ввода данных, выход которого соединен с третьим входом блока кодирования, на каждом периферийном пункте введены генератор импульсов, блок выделения синхроимпуль сов адресов, управляемый формирователь последовательности синхроимпульсов, фильтр, элемент контроля синхроимпуль сов адреса и формирователь сигнала наличия информации, выход и первый вход которого подключены оответственно к входу передатчика и к второму выходу регистра ввода данных, второй выход приемника через генератор импульсов подключен к первым входам блока выделения синхроимпульсов адреса и управаяемого формирователя последовательности синхроимпульсов,. третий выход приемника соединен с первым входом фильтра и с вторым входом блока выделения синхроимпульсов адреса, выход которого соединен с вторыми входами фиюьтра и упраыиемого формирователя последовательности синхроимпульсов и с первым входом элемента контроля синхроимпульсов адреса, выход которого и первый и второй выходы фильтра подключены к входам адресного избирателя, третий выход фильтра соединен с вторыми входами блока кодирования и блока декодирования, выход адресного избирателя подключен к третьему входу управляемого формирователя последовательности синхроимпульсов, первый и второй выходы которого соединены соответственно с вторыми входами элемента контроля синхроимпуль сов адреса и формирователя сигнала наличия информации, третий выход — с третьим входом блока кодирования и пер вым входом регистра ввода данных, четвертый выход - с третьим входом блока декодирования и вторым входом регистра вывода данных.

5. Система по и. 4, о т л и ч а ющ а я с я тем, что формирователь последовательности синхроимпульсов выполнен на элементах задержки, элементах ИЛИ НЕ, распределителях на триггерах, блоках задания режима на еоементах ИЛИ-HE и И-НЕ, выход первого элемента ИЛИ-НЕ через последовательно соединенные триггеры первого распределителя подключен к первым входам первого и второго элементов И-HE первого блока задания режима, выход элемента ИЛИ HE которого соединен с вторым входом первого элемента И-НЕ, выходы второго и первого элементов И-HE первого блока задания режима соединены соответственно с первыми входами первого и второго элементов ИЛИ-НЕ, вы- ход последнего из которых через последовательно соединенные триггеры второго распределителя подключен к первым входам элементов И-HE второго блока задания режима,. выход первого из которых

1086446 соединен с вторым входом второго элемента И-НЕ, выходы йервого и второго элементов И- lE второго блока задания режима подключены соответственно к

sTopblM входам второго и первого эле-, ментов ИЛИ-НЕ, управляющие входы триггеров распределителей соединены с вторым входоь формирователя последовательности синхроимпульсов, выходы каждого триггера первого распределителя непосредственно и через первый элемент задержки подипочены соответственно к пятому и четвертому выходам формирователя последовательности синхро импульсов, входы элемента ИЛИ-НЕ первого блока задания режима соединены соответственно с первым и четвертым входами формирователя последовательности синхроимпульсов, третий вход которого подключен к второму входу первого элемента И-НЕ второго блока задания режима, выход каждого триггера второго распределителя непосредственно и через второй элемент задержки соединен соответственно с вторым и третьим выходами формирователя последовательности синхроимпульсев,,выход второго элемента И-НЕ второго блока задания режима - с первым выходом формироватеNk последовательности синхроимпульсов. .!

6. Система по п. 4, о т л и ч а ющ а я с я тем, что управляемый формирователь. последовательности синхроимпульсов выполнен на элементах ИЛИ-

НЕ, И-НЕ, элементах задержки, распределителях на триггерах, управляемых блоквх задания режимов, выход; элемента

ИЛИ-НЕ через последовательно соединенные триггеры первого распределителя подключен к первым входам первого и второго элементов И-HE первого управ."3жемого блока задания режима, выход первого из которых подключен к второму входу второго и к первому входу элемен,та ИЛИ-НЕ первого управляемого блока задания режима, выход которого через последовательно соединенные триггеры второго распределителя подключен к пер- ° вым входам элементов -HE второго управляемого блока задания режима, выход первого из которых подключен к второму входу второго элемента И-НЕ, выходы первого и второго элементов И-НЕ второго управляемого блока задания режима соединены соответственно с вторыми входами элемента ИЛИ-HE первого управа емого блока задания режима и элемента ИЛИ-НЕ, второй вход управляемого формирователя последовательности синхраимпульсов соединен с первыми управляющими входам и триггеров распределителей и с вторым входом первого элемента ИЛИ-НЕ второго, управляемого блока задания режима, первый вход управmrevoro формирователя последовательности синхроимпульсов подключен к вторым управляющим входам триггеров распределителей, третий вход и выходы каждого триггера первого распределителя через соответствующий элемент И-НЕ обьединены и через первый элемент задержки подключены g второму выходу управляемого формирователи последовательности синхроимпульсов, третий вход которого и выход каждого триггера второго. распределителя через соответствующий элемент ИЛИ HE обьединены и через второй элемент задержки и непосредственно подключены к четвертому и к третьему выходу управляемого формирователи последовательности синхроимпульсов, выходы триггеров распределителей - к пер. вому- выходу.

7. Система по п. 4, о т л и ч а ющ а я с я тем, что блоки кодирования выполнены на кодере адреса, последовательно соединенных триггерах, сумматорах, триггерах, элементах НЕ, ИЛИ HE и И-НЕ, выходы первого и второго элементов И HE подключены через элемент

ИЛИ-НЕ:: выходу блока кодирования, выход третьего элемента И-НЕ через ,первый элемент HE подключен к первым входам первого и второго сумматоров, выход первого триггера через второй триггер соединен с вторым входом ггервого сумматора, выход которого через цепочку из последовательно соединенных триггеров подключен к второму входу второго сумматора, выход которого через . последовательно соединенные третий и четвертый триггеры подключен к Первому входу третьего сумматора, к второму входу. которого через второй элемент HE подключен выход четвертого элемента

И-НЕ, а к выходу подключены входы третьего и второго элементов И-НЕ, первый, второй и третий входы блока кодирования соединены соответственно с объединенными вторыми входами первого, третьего, четвертого и через. второй элемент HE с вторым входом второго элемента И-НЕ и с установочными входами триггеров, с входом кодера адреса и с первыми объединенными входами первого и четвертого элементов И-НЕ

1086446

8.Системапоп. а, отличаюm а я с я тем, что блоки декодирования выполнены на кодере адреса из последовательно соединенных триггеров, сумматорах, дешифраторе и триггерах, выход первого триггера через второй по ключен к первому входу первого сумматора, выход которого через цепочку из последовательно соединенных триггеров соединен с первым входом второго сумматора, выход которого через последовательно соединенные третий и четвертый триггеры соединены с первым входом третьего сумматора, вйходы всех триггеров через дешифратор соединены с выходом блока декодирования, первый вход которого и выход последнего триггера кодера адреса через четвертый сумматор йодключен к второму входу третьего сумматора, выход которого соединен с вторыми входами первого и второго сумматоров и с первым входом первого триггера, установочные входы триггеров соединены с вторым входом блока декодирования, вход первого триггера кодера адреса - с третьим входом блока декодирования.

9. Система по и. 4. о т л и ч а ю щ а я с я тем, что формирователь сиг» нала наличия информации выполнен на последовательно соединенных триггерах и груших элементов И-НЕ, первый вход ф рмирователя сигнала наличия информации подключен к первому входу первого элемента И HE в каждой группе элементов И-НЕ, выход которого соединен с первым входомвторого элемента И-НЕ и первым инверсным входом одноименного триггера, второй инверсный вход которого, подключен к выходу второго элемента И-НЕ, второй вход формирователи сигнала наличия информации соединен с вторыми входами элементов И-НЕ и со счетными входами триггеров, выход по-л следнего из которых подключен к выходу формирователя сигнала наличия информации.

Изобретение относится к системам пере. дачи информации, касается способа для об,мена данными между центральной и пери10. Система поп. 4, отлич а ю. щ а я с я тем, что бпок выделения сигнала наличия информации выполнен на последовательно соединенных триггерах и дешифраторе, входы которого соединены с выходами триггеров, а выход «с выходом блока выделения сигнала информации, первый вход которого соединен с информационным входом первого триггера, второй вход - со счетными входами триггеров.

11. Система по и. 4, о т л и ч а ющ а я с я тем, что блок кодовой адреса ции выполнен на адресных регистрах, последовательно соединенных триггерах и группах элементов -HE, первый вход блока кодовой адресации соединен с первыми входами первого и второго элемен° та -HE в каждой группе элементов ИНЕ, выход первого из кото. ых подключен к второму входу второго элемента И-НЕ и к первому инверсному входу одноименного триггера, второй инверсный вход, которого соединен с выходом второго элемента И-НЕ, второй вход бажа кодовой адресации подключен к второму входу первого элемента И-НЕ каждой группы элементов И-НЕ, к первым входам agресных регистров,к вториоу входу которого подключен третий вход блока кодовой адресации, выходы адресных регистров черерез элемент ИЛИ-НЕ соединены с первым выходом блока кодовой Вдресаци.

12. Система по и. 11, о т л и ч аю щ а я с я тем, что адресные регистры выполнены на цепочке из последовательно соединенных триггеров, на элементах

HE и триггерах, первый вход каждого триггера непосредственно и второй вход через соответствующий элемент HE coeдинены с первыми входами адресных регистров, третий и четвертый входы каждого триггера соединены соответственно с пржмым и инверсным выходами одноименного триггера в цепочке из последовательно соединенных триггеров, выходы триггеров через элемент И подключены к выходу адресного регистра. ферийной станциями по многопунктовым каналам связи и может. быть использсьвано для обмена данными в реальном масштабе времени по многопунктовым каналам (каналам, работающим в многопунктовом режиме) между центральной станцией и многими удаленными, территориально рассредоточенными и подви1 - 5 ными периферийными станциями в сетях доступа пользователей в электронные вычислительныг машины и в автоматизированных системах управления, контроля, диспетчеризации различных классов. 10

В основу изобретения положена задача создания способа дпя обмена данными между центральной и периферийными стан. шими путем последовательной во времени передачи адресов периферийных стан- 15 ций в виде элементов рекуррентной последовательности и элементарных сигналов данных.

Наиболее близкими по технической сущности и достигаемому результату 20 к изобретению явпяются способы для IIeредачи и приема информации между центральной и периферийными станциями, заключающиеся в том, что на центральной станции генерируют рекуррентные адрес- 25 ные последовательности сигналов, передают в канал связи приращения сформированных рекуррентных адресных последо вательностей сигналов, соответствующие адресам периферийных станций, на всех щ периферийных станциях выделяют переданные приращения рекуррентных адресных последовательностей сигналов, восстанавливают по ним сформированные на центральной станции рекуррентные адресные

35 последовательности сигналов, сравнивают восстановленные рекуррентные адресные последовательности сигнапов с адресной последовательностью данной периферийной станции, причем адресный сигнал представляет двухуровневый сигнал с задаваемым значением адресного бита "1" или "О" следующими друг за другом равиастхиииими. иирехоиими (11 и (2) .

Совокупность указанных переходов и

45 уровней содержит информацию адресных битов, информацию синхронизации перно« дов адресных битов и информацию синхронизации фиксированного количества, периодов информационных битов в виде регулярных последовательностей.

Следовательно, адресный сигнал представляет периодичесвую адреснуто последовательность. Элементы этой последовательности удовлетворяют данной рекур- 55

: рентной зависимости. Указанная ад-ресная последовательность охватывает некоторое число М неповторяюш»х ;:» по .педовательностей, обозначаюшир .:;.1 еса выбранньж периферийных станций. Б.оспедоеательности, обозначающие адреса предыдущей и последующей перифер-;.й»ых станпий, частично пересекаютCß. ддиэко известная система не позволяет э фективно передавать данные по многопуистовому канаду при поступлении данжж на периферийные станции в случайные моменты времени.

Наиболее близкой к предлагаемой является система передачи и приема ин юрмации, содержащая на центральном

11ункт блок кодовой адресации, первый вход и выход которого соединены с первыми вьжодом и входом формирова ре последовательности синхроимпуаьсов, второй вход которого подключен к выходу ге»евпатора синхроимпульсов, второй выход — к первому Ьходу блока кодирования, первый выход которого соединен с первым выходом передатчика, подключенного к кана ц связи, приемник, выход которого и третий выход формирователя последовательности синхроимцу льсов соединен соответственно с первым и вторым выхо. дами блока декодирования и регистра вывода даннь.х„к второму входу которого и к третьему входу формирователя пос- " до - тель»ости синхроимпульсов подключены соответственно первый и второй выходы блока декодирования, блок срав ненни, блок ущмвпения, ключи, распределитель, на каждой периферийной eTIIIIЙии адресный избиратель, приемник, первый выход которого соединен с первыми вхо.том блока декодирования, выходом под.. :.-»о=:- ííoãî к первому входу регистра вывод". данных, регистр ввода данных, перигей выход которого соединен с первым входом блока кодирования, выход которого через перератчик подключен к каналу связи, управляемые ключи 3 .

Даннач система также не обладает большой информационной емкостью и не, позволяет эффективно передавать данные по многопунктоьому каналу связи.

Бежю изобретения является повышение информативности передачи апрорма- ции между центральной и периферийными станциями путем увеличения пропускной способности канала связи, а более конкретно увеличение числа обслуживаемых периферийных станций„уменьшение времени доставки данных при их передаче в реальном масштабе времени по многопунктным канапаи, снижение затрат на

1086446 передачу данных, достижение иысокой верности передачи данных.

Поставленная цель дос-.игается тем, что при совпадении восстановленной рекуррентной адресной последоиательнос. ти сигналов и рекуррентной адресной последовательности данной периферийной станции передают в канал связи сигнал наличия информации на периферийной станции, выделяют его на центральной ю станции и задерживают передачу приращения последующей рекуррентной адресной последовательности сигналов на время передачи информационной последоиатежности сигналов с периферийной станции, С целью повышения достоверности ле. редачи информации, при передаче исходную информационную последовательность сигналов и соответствующую рекуррентяую адресную последовательность сигналсв преобразуют в одну последователь. ность сигналов той же длительности и при приеме проиэворят обратное преобразование в исходную информационную последовательность сигналов с использованием соответствующей рекуррентной адресной последовательности сигналов.

При восстановлении рекуррентных ад- ресных последовательнд р и сигналов 30 формируют на периферийных станциях приращения рекуррентных адресных последовательностей сигналов соответствующих приращениям рекуррентных адрес. ных последовательностей центральной станции и осуществляют сравнение путем корреляции приращений сформированных рекуррентных адресных последовательностей сигналов и приращений соот- ветствующих рек;уррентных адресных по-i ee следовательностей сигналов периферийных станций.

Кроме того, в систему на центральной станции ввеДены регистр ввода дан45 ных, генератор адресных сигналов, блок выделения сигнала наличия информации, первый вход которого подключен к выходу приемника, второй вход и выход соединен соответственно с четвертыми выходоМ и входом формирователи посждовательности синхроимпульсов, первый и второй выход генератора адресных сигналов подключены соответственно к вторым входам блока кодовой адресации и передатчика, третий выход - к третьему входу бпока декодирования и второму входу блока кодирования, пятый и второй выходы формирователя последовательности синхре импульсов подключены соответственно к входу генератора адресных сигналов и к входу регистра ввода данных, выход которого соединен с третьим входом бло ка кодирования, на каждой периферийной станции введены генератор импульсов, блок выделения синхроимпужсов адресов, управляемый формирователь последова ».тельности синхроимпульсов, фильтр, элемент контроля синхроимпужсов адреса и формирователь сигнала наличия информации, выход и первый вход которого подключены соответственно к входу передатчика и к второму выходу регистра ввода данных, второй выход приемника через генератор импульсов подключен к первым входам блока выделения campoимпульсов .адреса и управляемого форми« рователя последовательности. синхроимпульсов, третий выход приечника соединен с первым входом фильтра и с вторым входом блока выделения синхроимпульсов адреса, выход которого соедннен с вторыми выходами фильтра и управляемого формирователя последовательности синхроимпудьсов и с первым входом элемента контроля синхроимпугц сов адреса, выход которого и первый и второй выходы фильтра подключены к входам адрес ного избирателя, третий выход фильтра соединен с вторыми входами блока ко-дирования и блока декодирования, выход адресного избиратели подключен к треть. ему входу управляемого формирователя последовательности синхроимпульсов, первый и второй выходы которого соединены соответственно е вторыми входами элемента контроли синхроимпульсов адреса и формирователя сигнала наличия информации, третий выход - с третьим входом блока декодирования и первым входом регистра вывода данных, четвертый выход с третьим входом бщока кодирования и вторым входом регистра ивода дишых, Формирователь последовательности синхроимпульсов выполнен на элементах

1 задержки, элементах ИЛИ-НЕ, распредели-. тэлях на триггерах и блоках задания режима на элементах ИЛИ-НЕ, выход первого элемента ИЛИ-НЕ через последовательно соединенные триггеры первого распределителя подключен к первым входам первого и второго элементов И-НЕ первого блока задания режима, выход элемента ИЛИ-НЕ которого соединен с вторым входом первого элемента И-НЕ, выход которого подключен к второму

3.086

25 подключен к вторОму входу первого эле- 30 мента И-НЕ второго блока задания режима, выход каждого триггера второго вым входам первого н второго элементов

И НЕ первого управляемого блока зада 50 ны режима, выход первого из котоуиах подключен к второму входу второго и к первому входу элемента ИЛИ-НЕ первого управляемого блока задания режима, выход которого через последовательно соединенные триггеры второго распределителя подключен к первым входам элементов И-НЕ второго управляемого блока

7 .входу второго элемента И-НЕ, выходы второго и первого элементов И-НЕ первого блока задания режима соединены соответственно с первыми входами первого и второго элементов ИЛИ-НЕ, выход последнего из которых через после довательно соединенные триггеры второго распределителя подклкчен к первым входам элементов -HE второго блока .задания режима, выход первого из которых соединен с вторым входом второго элемента И-НЕ, выходы первого и второго элементов И-НЕ второго блока задания режима подключены соответственно к вторым входам второго и первого элементов ИЛИ-НЕ, управляющие входы триггеров распределителей соединены с вторым входом формирователя последовательности синхроимпульсов, выходы кажрого триггера первого распределителя непосредственно и через первый элемент задержки подключены соответственно к пятому и четвертому выходам формирователа последовательности синхроимпульсов, входы элемента„ИЛИ-НЕ первого блока задания режима соединены соответственно с первым и четвертым входами формирователи последовательности синхроимпульсов, третий вход которого распределители непосредственно и через второй элемент задержки соединен соответственно с вторым и третьим выходами формирователя последовательности синхроимпульсов, выход второго элемен-. та И-НЕ второго блока задания режима — с первым выходом формирователя последовательности синхроимпульсов.

Управлаемый форм крователь последо вательности синхроимпульсов выполнен . также на элементах ИЛИ-НЕ, И-НЕ, элементах задержки, распределителях на трыггерах, управлнемых блоках задании режима, выход элемента ИЛИ-НЕ через последовательно соединенные триггеры первого распределителя подключен к пер35

45 задания режима, выход первого из которых подключен к второму входу второго элемента И-НЕ, выходы первого н второго элементов И-HE второго управляемого блока задания режима соединены соот. ветственно- с вторыми входами элемента

ИЛИ HE первого управляемого блока за» дания режима и элемента ИЛИ-НЕ, второй вход управляемого формирователи последовательности синхроимпульсов соединен с первыми управляющими входа» ми триггеров распределителей и с вторым входом первого элемента ИЛИ-НЕ второго управляемого блока задания режима, первый вход управляемого форми-рователя последовательности синхроимпульсов подключен к вторым управляющим входам триггеров распределителей, третий вход и выходы каждого триггера первого распределители через соответствующий элемент -HE объединены и через первый элемент задержки подключены к второму выходу управляемого формирователя последовательности синхроимпульсов, третий вход которого и выход каждого триггера второго распределители через соответствующий элемент

ИЛИ-НЕ объединены и через второй элемент задержки и непосредственно подключены к четвертому и к третьему выходу управляемого формирователя последова— тельности синхроимпульсов,выходы триггеров распределителей - к первому выходу.

Блоки кодирования выполнены на коде ре адреса, последовательно соединенных триггерах, сумматорах, триггерах, элементах НЕ, ИЛИ-НЕ, И-НЕ, выходы первого и второго элементов И-НЕ подключены через элемент ИЛИ-НЕ к выходу блока кодирования, выход третьего элемента И-НЕ через первый элемент HE подклкчен к первым входам первого и второго сумматоров, выход первого триг гера через второй триггер соединен с вторым входом первого сумматора, выход которого через цепочку из последовательно соединенных триггеров подключен к второму входу второго сумматора, выход которого через последоватеаьно соединенные третий и четвертый триггеры подключены к первому входу третье«

ro сумматора, к второму входу которого через второй элемент НЕ подключен выход четвертого элемента -HE, а к вь ходу подключены входы третьего и второго элементов И-НЕ, первый, второй и третий входы блока кодирования coegN10864

25 блока выделения сигнала наличия информа сии, первый вход которого соединен с

9 цены соответственно с объединенными вторыми входами первого, третьего, четвертого и через второй элемент НЕ с вторым входом второго элемента И«НЕе и с установочными входами трщтеров, с входом кодера адреса и с первыми объединенными входами первого и четвертого элементов И-НЕ.

Баэки "декодирования также выполнены на кодере адреса из последовательно соеди 1О ценных триггеров, сумматорах, дешифраторе и триггерах, выход первого трф гера через второй под ипочен к первому входу первого сумматора, выход кбторого через цепочку из последовательно coe„15 диненных триггеров соединен с первым входом второго сумматора, выход которого через последовательно соединенные третий и четвертый триггеры соединены с первым входом третьего сумматора, выходы всех триггеров через дешифратор соединены с выходом блока декодирования, первый вход которого и выход последнего туиггера кодера адреса через четвертый сумматор подключен к второму входу третьего сумматора, выжщ которого соединен с вторыми входа-. ми первого и второго сумматоров и с первым входом первого триггера, уста-новочные входы триггеров соединены с 30 вторым входом блока декодирования, вход первого триггера кодера адресас третьим входом блока декодирования.

Формирователь сигнала наличия информации выполнен на последовательно .соединенных триггерах и группах элементов -HE, первый вход формирователя сигнала наличия информации подключен к первому входу первого элемента И-НЕ

s каждой группе элементов -HE, выход 4р которого соединен с первым входом второго элемента И-НЕ первым инверсйым входом одноименного триггера, второй инверсный вход которого подключен к выходу второго эаэмента И-НЕ, второй 4s вход формирователя сигнала наличия информации соединен с вторыми входами эаементов И-НЕ и со счетными входами триггеров, выход последнего из которых подключен к Выходу формирователя сиг 5О

sana наличия информации.

%iron .выделения сигнала наличия информации выпош ен на пос,педовательно соединенных триггерах и дешифраторе, входы которого соединены с выходами триггеров, выход подклеен к выходу

10 информационным входом первого триггера, второго вход — со счетными входами триггеров.

Блок кодовой адресации выпоаюен . на адресных ре" истрах, послэдоватеаьно соединенных триггерах и группах элементов И-НЕ, первый вход блока кодовой адресации соединен с первыми входами первого и второго элемента И-НЕ в каждой группе элементов И-НЕ, выход первого из которых подключен к ьторому входу второго элемента И-HE и к перв . му инверсному входу одноименного трйггера, второй инверсный вход которого соединен с иыходом второго элемента

-HE, второй вход блока кодовой адресации подключен к второму входу первого элемента И-НЕ каждой группы элэментов И-НЕ, к первым входам адресных регистров к второму входу которого под« ключены третий вход блока кодовой адресации, выходй адресных регистров через. элемент ИЛИ-НЕ соединены с первым выходом блока кодовой адресации.

Адресные регистры выполнены на авпочке из последовательно соединенных триггеров, на элвментах НЕ и триггерах, первый вход каждого триггера непосредственно и второй вход через соответсч вующий элемент НЕ соединены с первыми входами адресных регистров, третий и четвертый входы каждого трктера соединены соответственно с прямым инверс:.ным выходом одноименного трцггера в цепочке из последовательно соеднненник триггеров, выходы триггеров через элемент И подключены к выходу адресного регистра.

На фиг. 1 изображена блоксхема центральной станции системы для пера, дачи. данных между центральной и периферийными станциями согласи о иэобре тению, на L фиг. 2 - то же, периферийной станции," на фиг. 3 - функциоцально-, принципиальная схема формирователя последовательности синхронизируюшйх HMпульсов на фиг.. 4 — то же, управляемо1 го форм ирователи последоватегц ности сгнхроимпульсов, на фиг. 5 - то же, блока кодирования и регистра ввода дйц ных, на фиг. 6 - то же, бюка декодирования и регистра вывода данных, на фиг, 7 - принципиальная схема формирователя сигнала наличия информации на фиг. 8 - выполнение блока выделения сигналов наличия информации, " на фиг. 9ио схема блока кодовой адресации; на фиг. 10 — временные диа11 1086446

В дополнение к перечисленным бля,: кам на центральной станции содержится генератор 21 синхроимпульоов, предназначенный д и выработки выбранной реги лярной сетки тактовых частот, формиро- 5О ватель 22 последовательности синхрощ зирующих импульсов, предназначенный для определения зависящих от спучайных потоков данных нерегулярных отрезков вр мени между следу щ ми дру ж дру- 55 гом элементарными сигналами адресов и для выработки соответствующей этим отрезкам последовательности следукяпих

1 граммы, поясняющие процесс обмена данными между центральными и периферий«

НЫМИ CTBHIIHBMH, Система для обмена. данными между пентральной и периферийными станциями 5 содержит на центральной станции генератор 1 (фиг. 1) адресных сигналов, вырабатывающий адресный сигнал в виде последовательности, элементы которой удовлетворяют заданной рекуррентной зависимости и которая охватывает некоторое число M неповторяющихся последовательност