Частотноуправляемый электропривод переменного тока

Патент 1086535

Авторы

Иллюстрации

Показать все

Реферат

ЧАСТОТНО-УПРАВЛЯЕМЫЙ ЭЛЕКТРОПРИВОД ПЕРЕМЕННОГО ТОКА, содержащий асинхронный двигатель с короткозамкнутым ротором, статорные обмотки которого подключены к выходам преобразователя частоты, снабженного входами для подключения .питающей сети, датчики фазных токов и датчик скорости вращения ротора, при этом управляющие входы преобразователя частоты связаны с блоком задания скорости и с дискретным вычислителем , снабженным информационными кодовыми шинами, образующими информационный канал, и управляющими . . шинами, образующими управляющий выход,отличающийся тем, что, с целью повышения точности регулирования скорости вращения . в динамических режимах работы, в него введены цифровые фазные распределители импульсов, каждый из которых снабжен информационным каналом, управляющим входом и входом синхронизации , блок синхронизации со вхог дами для подключения питгиощей сети, интегральные аналогоцифровые .преоб-г разователи, каждый из которых снаб-г жен информационным каналом, управ-. ляющим входом и входом синхронизации, и датчики .фазных напряжений .и потокосцеплений ,.причем.блок задания скорости снабжен информационным каналом и управляющим ыходом, дискретный вычислитель снабжен входом синхронизации,выходы цифровых .Фазных распределителей импульсов подключены к управляющим эходам преобразователя частоты, вход.каждого . из интегральных аналогоцифровых преобразователей соединен с выходом одного из датчиков фазных токов, фазных напряжений, фазных потокосцеплений и скорости вращения ротора , информационные каналы цифровых фазных распределителей импульсов, i блока задания скорости и интегральных аналогоцифровых преобразовате (Л лей . объединены между собой и подключены к информационному каналу с дискретного вычислителя, управляющие входы цифровых фазных распределителей импульсов, блока задания скорости и интегральных аналогоцифровых преобразователей объединены . .между собой и подключены к управляю00 щему выходу дискретного вычислителя, а выход блока синхронизации подклюо чен ко входам синхронизации цифроСД . вых фазных распределителей импульсов , интегральных аналогоцифровых 0 преобразователей и дискретного выСП - числителя, при этом каждый из интегральных аналогоцифровых преобразователей содержит дешифратор с управляющим входом, два триггера, формирователь импульсов, логический элемент И, ло4 ческий элемент ИЛИ ,и последовательно соединенные преоб-. разователь напряжение-частота, бчетчик с установочным входом, регистр с входом синхронизации и шинный формирователь , снабженный информгщионными кодовыми шинами, образующими информационный канал интегрального аналогоцифрового преобразователя,

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (21) 3430071/24-07 (22) 28.04.82 (46) 15.04.84. Бюл. Р 14 (72) М.С.Друккер и В.И.Ткач (71) Криворожский ордена Трудового

Красного Знамени горнорудный институт (53) 621.313.3(088.8) (56) 1. Дацковский Л. К., Тарасенко Л.Н., Кузнецов И.С., Бабичев Ю.Е.

Синтез систем подчиненного регулирования в асинхронных электроприводах. вЂ Электричество, 1975, 9 9.

2.Патент . СССР по заявке

Р 3348146/07, кл. Н 02 Р 7/42, 30.10.82 ° (54) (57) ЧАСТОТНО-уПРАВЛяЕМцИ ЗЛЕК

ТРОПРИВОД ПЕРЕМЕННОГО ТОКА, содержащий асинхронный двигатель с короткозамкнутым ротором, статорные обмотки которого подключены к выходам преобразователя частоты, снабженного входами для подключения .питающей сети, датчики фазных токов и датчик скорости вращения ротора, при этом управляющие входы преобразователя частоты связаны с блоком .задания скорости и с дискретным вычислителем, снабженным информационными кодовыми шинами, образующими информационный канал, и .управляющими шинами, образующими управляющий выход, отличающийся. тем, что, с целью повышения точности регулирования скорости вращения в динамических режимах работы, в него введены цифровые фаэные распределители импульсов, каждый из которых снабжен информационным каналом, управляющим входом и входом синхро-. низации, блок синхронизации со вхо-. дами для подключения питающей сети, интегральные аналогоцифровые .преоб-, разователи, каждый из которых снаб-. жен информационным каналом, управ- . ляющим входоми входом синхронизации, „„Я0„„1086535 А

3Ш Н 02 P 5 34 Н 02 P 42 и датчики .Фазных напряжений .и потокосцеплений,.причем, блок задания скорости снабжен информационным каналом и управляющим ыходом,дискретный вычислитель снабжен входом синхронизации, выходы цифровых .Фазных распределителей импульсов подключены к управляющим входам преобразователя частоты, вход .каждого . из интегральных аналогоцифровы преобразователей соединен с выходом одного из датчиков фазных токов, фазных напряжений, фазных потокосцеплений и скорости вращения ротора, информационные каналы цифровых . фазных распределителей импульсОв, блока задания скорости и интегральных аналогоцифровых преобразователей объединены между собой и .подключены к информационному каналу дискретного вычислителя, управляющие входы цифровых фазных распределителей импульсов, блока задания скорости и интегральных аналогоцифровых преобразователей объединены ,между собой и подключены к управляющему выходу дискретного вычислителя, а выход блока синхронизации подключен ко входам синхронизации цифровых фазных распределителей импульсов, интегральных аналогоцифровых преобразователей и дискретного вычислителя, при этом каждый из интег. ральных аналогоцифровых преобразователей содержит дешифратор с управляющим входом, два триггера, формирователь импульсов, логический элемент И, логический элемент ИЛИ ,и последовательно соединенные преоб-. разователь напряжение-частота, счетчик с установочным входом, регистр с входом синхронизации и шинный формирователь, снабженный информационными коцовыми шинами, образующими информационный канал интегрального аналогоцифрового преобразователя, 1086535

40 оРиентирующим и управляющим входами и выходными кодОвыми шинами, подключенными к входным кодовым шинам дешифратора, выход которого подсоединен к первому входу первого триггера, вторым входом подключенного к выходу Формирователя импульсов, выход первого триггера подключен к первому входу логического элемента И, выход которого соединен с первым sxmoM логического элемента

ИЛИ, соединенного выходом с управляющим входом шинного формирователя, ориентирующий вход которого подключен к выходу второго триггера, причем объединенные « ежду собой устаИзобретение относится к электро.технике,а именно к частотно-управляемым электроприводам переменного тока, и может быть использовано в системах с высокими требованиями. по качеству регулирования скорости при низких энергетических затратах, например в установках шахтных, клетьевых подъемников.

Известен частотно-управляемый электропривод переменного тока, содержащий асинхронный двигатель с короткоэамкнутым ротором, статорные обмотки которого через преобразователь частоты связаны с блоками задания потокосцепления ротора и ак, тивного тока статора, при этом структура электропривода построена по .принципу подчиненного оегулирова» ния с применением аналоговых блоков (1).

Недостатком известного электропривода является невысокая точность регулирования скорости, обусловленная тем чтов нем не полностью учитывается дискретный характер работы преобразователя частоты. Выдача импульсов управления на тиристооы преобразователя частоты происходит в моменты сравнения непрерывного выходного сигнала системы управления с опорным сигналом система импульснофазового управления . Однако при этом моменты выдачи импульсов управления однозначно характеризуют среднее значение напряжения на интервале дискретности преобразователя (интервал между точками естественной коммутации тиристоров), а не его мгновенные значения в различных точках интервала. Кроме того, после выдачи каждого импульса управления, несмотря на непрерывное действие системою управления, ее связь с преновочный вход счетчика и вход синхронизации регистра образуют вход синхронизации интегрального аналого. цифрового преобразователя, объеди,ненные межпу собой управляющий вход дешифратора, второй вход второго триггера, второй вхоц логического элемента ИЛИ и объединенные между собой вход формирователя импульсов, второй вход логического элемента И, первый вход второго триггера образуют управляющий вход интегрального аналогоцифрового преобразователя,а вход преобразователя напряжение-частота образует вход интегрально

ro аналогоцифрового преобразователя. образователем прерывается вплоть до момента выдачи очередного импульса иа тиристоры. В силу этого, при попытке реализовать максимально возможное быстродействие и, соответственно, при увеличении коэффициента усиления системы управления в известном устройстве могут возникнуть субгармонические колебания.

10 Для исключения явлений, обусловленных неучетом дискретности преобразователя, систему управления в известном устройстве загрубляют, делая ее быстродействие в 1,5-2 раза ниже предельного. В результате этого в известном устройстве не в полной мере используются динамические возможности электропривода переменного тока, питающегося от преобразователя частоты с непосредственной связью.

Наиболее близким к изобретению по технической сущности является частотно-управляемый электропривод переменного тока, содержащий асинхронный двигатель с короткозамкнутым ротором, статорные обмотки которого подключены к выходам преобразователя частоты, снабженного входами для подключения питающей сети, датчики Фазных токов и датчик скорости вращения ротора, при этом управляющие входы преобразователя частоты связаны с блоком задания скорости и с дискретным вычислителем, снабженным информационными кодовыми шинами, образующими информационный канал и управляющими шинами, обра» эующими управляющий выход (22.

Известный электропривод выполнен как на -аналоговых, так и на дискретных элементах, а его недостатком является невысокая точность регулирования скорости вращения. В извест

1086535 ном электроприводе отсутствует синхронизация в работе системы управления и преобразователя частоты, управление которым осуществляется аналоговыми сигналами, при этом дискретность преобразователя частоты учитывается неполностью. Ширина импульса управления, подаваемого на силовые вентили преобразователя, определяется моментами сравнения непрерывного выходного сигнала системы управления с выходным сигналом генератора пилообразного напряжения.

Однако упомянутые моменты сравнения однозначно характеризуют среднее значение напряжения силового преобразователя на его интервале дискретности (тактовый интервал, задаваемый генератором пилы), а не его мгновенное значение в различных точ« ках интервала. Кроме того, после выдачи каждого импульса управления, несмотря на действия системы управления (работающей с более высокой частотой) ее связь с силовым преобразователем прерывается вплоть до момента очередного сравнения ее выходного сигнала с пилообразным напряжением, т,е. определенное время система остается разомкнутой. Поэтому. в известном электроприводе не удается реализовать максимально возможное быстродействие„

В известном устройстве функциональные зависимости момент-скольжение, амплитуда тока статора-момент реализуются табличным способом, что предполагает постоянство амплитуды тока намагничивания асинхронного двигателя. Отсутствие в устройстве стабилизирующей обратной связи по току намагничивания также не позволяет обеспечить максимального быстродействия и высокой точности регулирования скорости.

Целью изобретения является повышение точности регулирования скорости вращения в динамических режимах работы частотно-управляемого электропривода переменного тока.

Указанная цель достигается тем, что s частотно-управляемый электропривод переменного тока, содержащий асинхронный дригатель с короткозамкнутым ротором, статорные обмотки которого подключены к выходам преобразователя частоты, снабженного входами для подключения питающей сети, датчикифаэных токов и датчик скорости вращения ротора, при этом управляющие. входы преобразователя частоты связаны с блоком задания скорости и с дискретным вычислителем, снабженным информационными кодовыми шинами, образующими информационный канал, и управляющими шинами, образующими управляющий выход, введены цифровые фазные распределители импульсов, каждый из которых снабжен информационным каналом, управляющим входом и входом синхронизации, блок синхронизации

5 со входами для подключения питающей сети и интегральные аналогоцифровые преобразователи, каждый из которых снабжен информационным каналом, управляющим входом и входом синхронизации, и датчики фазных

10 напряжений и потокосцеплений, при этом блок задания скорости снабжен информационным каналом и управляющим входом, дискретный вычислитель снабжен входом синхронизации, выходы

15 цифровых фазных распределителей импульсов подключены к управляющим входам преобразователя частоты, вход каждого из интегральных аналогоцифровых преобразователей соединен с

20 выходом одного из датчиков фазных токов, фазных напряжений, фазных потокосцеплений и скорости вращения ротора, информационные каналы цифровых фазных распределителей импульсов, 25 блока задания скорости и интегральных аналогоцифровых преобразователей объединены между собой и подключены к информационному каналу дискретного вычислителя, управляющие входы цифровых фазных распределителей имЗ0 пульсов, блока задания скорости и интегральных аналогоцифровых преобразователей объединены между собой и подключены к управляющему выходу дискретного вычислителя, а

35 выход блока синхронизации подключен ко входам синхронизации цифровых фазных распределителей импульсов, интегральных аналогоцифровых преобразователей и дискретного вычислитещ ля, при этом каждый из интегральных аналогоцифровых преобразователей содержит дешифратор с управляющим входом, два триггера, формирователь импульсов, логический элемент И, логический элемент ИЛИ и последовательно соединенные преобразователь напряжение-частота, счетчик с устано" вочным входом, регистр с входом синхронизации и шинный формирователь, снабженный информационными кодовыми шинами, образующими информационный канал интегрального аналогоцифрового преобразователя, ориентирующим и управляющим входами и выходными кодовыми шинами, подключенными к входным 5 коцовым,шинам дешифратора, выход которого подсоединен к первому вхоцу первого триггера, вторым входом подключенного к выходу формирователя импульсов, выход первого триггера

60 подключен к первому входу логического элемента И, выход которого соединен с первым входом логического элемента ИЛИ, соединенного выходом с управляющим входом шинного формну рователя, ориентирующии вход кото1086535 рого подключен к выходу второго триггера, причем объединенные между собой установочный вход счетчика и вход синхронизации регистра образуют вход синхронизации интегрального аналогоцифрового преобразователя, объединенные между собой управляющий вход дешифратора, второй вход второго триггера, второй вход логического элемента ЙЛИ и объединенные между собой вход формирова- 10 теля импульсов, второй вход логического элемента Й, первый вход второго триггера образуют управляющий вход интегрального аналогоцифрового преобразовател."., а вход преобра- 15 зователя напряжение-частота образу. ет вход интегрального аналогоцифрового преобразователя.

На фиг. 1 представлена Функциональная схема частотно-управляемого 20 электропривода переменного тока на фиг. 2 - функциональная схема интегрального аналогоцифрового преобразователя; на фиг. 3 вЂ” функциональная схема цифрового фазного распределителя импульсов; на фиг.4 блок-схема алгоритма коррекции параметров асинхронного двигателя с короткозамкнутым ротором.

Частотно-управляемый электроприводз0 переменного тока {фиг. 1) содержит асинхронный двигатель 1 с короткозамкнутым ротором, статорные обмотки которого подключены к ныходам преобразователя частоты 2, снабженного входами для подключения питающей сети, датчики фазных токов 3,4 и 5 и датчик скорости вращения ротора 6.

При этом управляющие входы преобразо« нателя частоты 2 связаны с блоком задания скорости 7 и с дискретным 40 вычислителем 8, снабженным информационными кодовыми шинами, образующими информационный канал 9, и управляющими шинами, образующими управляющий выход 10. 45

Дискретный вычислитель 8 содержит программный блок 11, блок нелинейных преобразователей 12, блок памяти

13 и микропроцессор 14, информационный канал и управляющии выход которо" 50 го образуют соответственно информационный канал 9 и управляющий выход 10 дискретного вычислителя 8.

При этом информационный канал и управляющий выход микропроцессора 14 подключены соответственно к информационным каналам и управляющим входам программного блока 11, блока нелинейных преобразователей 12 и блока памяти 13.

В частотно-управляемый электропри- 60 вод переменного тока введены цифровые фазные распределители импульсов 15, 16 и 17, каждый из которых снабжен информационным каналом, управляющим входом и входом синхронизации, блок 65 синхронизации 18 со входами для под ключения питающей сети и интегральные аналогоцифровые преобразователи

19-27, каждый из которых снабжен информационным каналом, управляющим входом и входом синхронизации.

В устройство внедены датчики фазных напряжений 28,29 и 30 и датчики фазных потокосцеплений (датчики

Холла) 31 и 32.

Блок задания скорости 7 снабжен информационным каналом и управляющим входом, дискретный вычислитель 8 снабжен входом синхронизации 33, образующим вход синхронизации микропроцессора 14 . Входы цифровых Фазных распределителей импульсов 15,16 и

17 подключены к управляющим входам преобразователя частоты 2.

Входы интегральных аналогоцифровых преобразователей:19, 20 и 21 соецинены с выходами датчиков фаэных напряжений 28, 29 и 30 соответстнен но. Входы интегральных аналогоцифровых преобразователей 22, 23 и 24 соединены с выходами датчиков фазных токов 3,4 и 5 соответственно. Входы интегральных аналогоцифровых .преобразователей 25 и 26 соединены с выходами датчиков потокосцеплений 31, 32 соответственно. Вход интегрального аналогоцифрового преобразователя

27 соединен с выходом датчика скорости б.

Информационные каналы цифровых

Фазных распределителей импульсов 15, 16 и 17, блока задания скорости 7 и интегральных аналогоцифровых преоб разователей 19-27 объединены между собой и подключены к информационному каналу 9 дискретного вычислителя 8.

Связь между информационными каналами осуществляется по единой системе информационных шин, количество которых определяется разрядностью микропроцессора 14 и равно в рассматриваемом устройстве шестнадцати.

Управляющие входы цифровых фазных распределителей импульсов 15,16 и

17, блока задания скорости 7 и интегральных аналогоцифровых преобразователеи 19-27 объединены между собой и подключены к управляющему выходу

10 дискретного вычислителя 8. Указанный управляющий выход 10 выполнен в виде трех служебных шин, по которым передается код служебных сигналов .

Выход блока синхронизации 16 подключен ко входам синхронизации цифровых фаз ных распределителей импульсон 15,16 н 17, к входам интег. ральных аналогоцифровых преобразователеи 19-27 и ко входу синхронизации

33 дискретного вычислителя 8.

Каждый из аналогоцифровых преобразователей 19-27 содержит дешифратор

34 (фиг.2) с управляющим входом, 1086535 мь импульсно-фазового управления

46 и синхровход триггера 47 объединены между собой и подключены к выходу элемента задержки 52, вход которого подсоединен к выходу элемента

И 50. Управляющий вход дешифратора

45, второй вход элемента ИЛИ 51 объединены между собой, вход формиро. вателя импульсов 49, второй вход элемента И 50 объединены между собой и через управляющий вход цифроного распределителя импульсов 15 подсоедискретного вычислителя 8.

Выходы цифровой системы импульсно-Фазового управления 46 подсоединены к соответстнующим импульсным входам блоков блокировки 53,54,блоки. ровочные входы которых подсоединены соответственно к первому и второму выходу триггера 47,а выходы,являющиеся выходами цифрового распределителя импульсов 15, подсоединены к соответствующему входу управления преобразователя частоты 2. Синхровход цифровой системы импульсно-фазового управления 46, являющийся синхровходом цифроного распределителя им-. пульсов 15, подсоединен к выходу блока синхронизации 18.

В свою очередь блок блокировки

53 (аналогично блок 54) содержит шесть элементов И 55-60,перные вхоцы которых, являющиеся импульсными входами блока блокировки 53, подсоединены к соответствующим выходам цифровой системы импульсно-. Фазового управления 46. Вторые входы элементов И 55-60 объединены между собой и через блокировочный вход блока блокировки 53 подсоединены к первому выходу триггера 47.

Аналогичным образом выполнены цифровые фазные распределители импульсов 16 и 17.

Частотно-управляемый электропринод переменного тока работает следующим образом.

Каждый из блоков,с которым микропроцессор 14 обменивается информацией, имеет свой адрес.

Прежде, чем осуществить обмен полезной информацией с одним из блоков, микропроцессор 14 вырабатывает управляющий сигнал записи адреса ЗПА который поступает с его управляющего выхода на управляющие входы всех блоков. Управляющий сигнал ЗПА ориентирует информационный канал микропроцессора на передачу, а каналы остальных блоков на прием информации, после чего микропроцессор 14 выдает на информационные шины адресную информацию, содержащую как адрес необходимого блока, так и адрес конкретного носителя информации, расположенного в этом блоке, Каждый из блоков содержит два триггера 35,36, формирователь импульсов 37,логический элемент И 38, логический элемент ИЛИ 39 и носледовательно соединенные преобразователь напряжение-частота 40, счет« чик 41 с установочным входом, регистр 5

42 с входом синхронизации и шинный формирователь 43, снабженный информационными кодовыми шинами, образующими информационный канал интегрального аналогоцифрового преобразователя.

Шинный формирователь 43 снабжен также ориентирующим и управляющим входами динены к управляющему выходу 10 и выходными кодовыми шинами, подключенными к входным кодовым шинам дешифратора 34, выход которого под- 15 соединен к первому входу первого триггера 35, вторым входом подключенного к выходу Формирователя импульсов 37. Выход первого триггера 35 подключен к первому входу логическо" го элемента И 38, выход которого соединен с первым входом логического элемента ИЛИ 39, соединенного выходом с управляющим входом шинного

Формирователя 43, ориентирующий вход которого подключен к выходу вто; рого триггера 39. Объединенные между собой установочный вход счетчика

41 и вход синхронизации регистра 42 образуют вход синхронизации интегрального аналогоцифрового преобразонателя.

Объединенные межцу собой управляющий вход дешифратора 34,.второй вход второго триггера 36, второй вход логического элемента ИЛИ 39 и объеди-35 ненные между собой вход формирователя импульсов 37, второй вход логическо» го элемента Й 38, первый вход второ" го триггера 36 образуют управляющий вход интегрального аналогоцифрового 40 преобразователя. Вход преобразователя .напряжение.-частота 40 образует вход интегрального аналого-цифрового пре" образователя.

Цифровой фазный распределитель . импульсов 15(фиг.3) содержит шинный формирователь 44, информационный выход которого подсоединен к информационным входам дешифратора 45, цифровой системы импульснофазного упранле ния 46, триггера 47„ а информацион" ный канал (нхсд-выход реверсивной передачи информации), являющийся информационным каналом цифрового распределителя импульсов 15, подсоединен к информационному каналу 9 дискретного вычислителя 8. Выход дешифратора 45 подсоединен к первому установочному входу триггера 48, второй установочный вход которого подсоединен к выходу формирователя 60 импульсов 49, а выход через первый вход элемента И 50 и первый вход элемента ИЛИ 51 подключен к управляющему входу шинного формирователя

44. Управляющий вход цифровой систе-. 65

1086535

10 б внутренний адресный дешифратор а

I и которые реализов ализованы в предлагаелоки 11,12 и 13 содержат дополни- мом устройстве б е на азе постоянных тельно внутренний адресный регистр. запоминающих уст йс EB В

Вн т енние

У P адресные дешифраторы нелинейный преобразователь защиты управляются сигналом ЗПЬ таким заранее . рассчитан б о разом, что при наличии последнегс 5 деленной функции для требуемого и совпадении выданного микропроцес- диапазона изменения ее аргумента. сором адреса с адресом блока дешиф- Обрабатывая код команды вычислератор.вырабатывает сигнал, который ния функции, микропроцесеор 14 переводит блок в активное состояние. вырабатывает адрес необходимой

Если микропроцессор 14 обращается к 10 ячейки памяти, расположенной в одному из блоков 11,12 и 13, то после определенвом нелинейном преобразохранится значение перевода блока в активное состояние вателе, в которой храни с во внутренний адресный регистр запи- Функции, соответствующее требуемому сывается адрес конкретного носителя аргументу. Значение функции считыинформации, разме ;енного в данном 15 вается с этой ячейки и поступает блоке, с которым микропроцессор в микропроцессор, который использу должен осуществить обмен информацией. ет это значение в дальнейшем вычисПосле этого микропроцессор выра- лительном процессе. батывает управляющие сигналы чтения В процессе работы блок синх о

4 1 ) ф г ф синхрониЧ1И или записи информации ЗПИ, 2п зации 18 вырабатывает синхроимпулькоторые ориентируют его информацион- сы, моменты появления которых совный канал соответственно на прием падают с точками естественной коммуили передачу. Одновременно эти сиг- тации тиристоров преобразователя налы поступают на управляющие входы частоты 2, а период равен интервалу всех блоков, однако реагирует на 25 дискретности преобразователя частоты: них только тот блок, который пред- причем длительность последнего рав- варительно был переведен в активное на для m -фазного тиристорного пресостояние. Сигналы ЧТИ или ЗПИ переводят информационный образователяТ = где м -кругоканал активного блока соответственно и Шоп на передачу или прием и между микро- вая частота напряжения питающей процессором и этим блохом, или конк- сети. ретным информационным носителем, Рассмотрим функционирование интег, расположенным на этом блоке (в соот- ральных аналогоцифровых преобразоветствии с адресом, записанным во вателей 19-27 на примере аналоговнутреннем адресном регистре), про- 35 цифрового преобразователя 19 (Фиг,2)., исходит обмен информацией. По окон- Сигнал, пропорциональный фаэному чании обмена по заднему фронту. сигна- напряжению, поступает с выхода датлов ЧТИ или "ЗЛИ"блок . переходит чика напряжения 28 на вход преобрав пассивное состояние. Если информа- зователя напряжение-частота 40. ционный канал любого блока не ориен- 4О Последний вырабатывает импульсы, тирован на прием или передачу инфор- частота следования которых пропормации, то он находится в Z вЂ” состоя- циональна уровню входного сигнала. нии, при котором его входное сопро- Импульсы с выхода преобразователя тивление очень велико, в силу чего напряжение-частота 40 поступают такой блок не оказывает влияния на 4 на счетный вход счетчика 41, котопоток информации, передаваемой по рый осуществляет их .суммирование. информационным шинам. В конце каждого интервала дискретПрограммный блок 11 дискретного ности синхроимпульсы с выхода блока вычислителя 8 выполнен на базе синхронизации 18 поступают на устапостоянного запоминающего устройст- новочный вход счетчика 41 и синхрова, в котором защита управляющая вход регистра 42. По переднему фронпрограмма. В процессе работы микро- ту синхроимпульса содержимое счетчипроцессор 14 выдает адрес необходи- ка 41 переписывается в регистр 42, мой команды, по которому с програм- а по заднему фронту синхроимпульса много блока 11 считывает ее код и информация, накопленная счетчикам выполняет ее. По выполнении команды 41, обнуляется и он начинает накаплимккропроцессор формирует адрес следу- вать новую информацию. По приходу ющей команды, по которому считывает очередного синхроимнульса этот проее код и т.д. цесс повторяется. Сумма импульсов, Вычисление функций res х,arccos x,fx, накопленная счетчиком.41 эа опреденеобходимых для управления, осущест- 60 ленный интервал времени, пропорциовлено табличным способом при помощи нальна интегралу от сигнала, постублока нелинейных преобразователей пающего на вход преобразователя на12, содержащего нелинейные преобразо- пряжение-частота 40 за этот интерватели, количество которых опреде- вал. В результате этого в конце ляется числом необходимых функций g5 и -го интервала дискретности в

1086535 регистр 42 записывается информация, которая численно равна (nt<}Tu вью }вх " т "зх } и пТ„ т.е.усредненной за интервал дискретности преобразователя частоты 2 измеряемой величине.

Иа каждом интервале дискретности, при обращении к интегральному аналогоцифровому преобразователю 19, микропроцессор 14 вырабатывает управляющий сигнад записи адреса ЗПА, который поступает с его управляющего выхода на управляющий вход интегрального аналогоцифрового преобразователя 19, а именно:на управляющий вход дешифратора 34, второй вход элемента ИЛИ 39 и второй установочный вход триггера 36. При этом на выходе элемента ИЛИ 39 появляется сигнал ЛОГ. 1, который, поступая на управляющий вход шинного формирователя 43, переводит его в рабочее состояние. Одновременно сигнал ЗПА перебрасывает триггер 36 в состояние, при котором на его выходе появляется сигнал ЛОГ 1 .Последний поступает на ориентирующий вход шинного формирова теля 43,переводя его в режим,при котором информация передается с его информационного канала на его информационный выход, Одновременно сигнал ЗПА ориентирует информационный канал микропроцессора 14 на выдачу информации, и последний вырабатывает адрес интегрального аналогоцифрового преобразователя 19. Так как в этот момент шинный формирователь

43 находится в режиме приема, то адресная информация передается с его информационного канала через информационный выход на информационный вход дешифратора 34. Последний устроен таким образом, что при совпадении информации, поступаемой на его информационные входы с адресом интегрального аналогоцифрового преобразователя 19 и при наличии на его управляющем входе сигнала ЗПА на его выходе появляется сигнал ЛОГ 1 . Выходной сигнал дешифратора 34, поступая на первый установочный вход триггера

35, перебрасывает его в состояние, при котором на его выходе появляется сигнал ЛОГ 1 . Такое состояние триггера 35 соответствует активному состоянию интегрального аналогоцифрового преобразователя 19. После этого микропроцессор 14 снимает сигнал ЗПА и вырабатывает сигнал чтения информации ЧТИ, который поступает с его управляющего выхода на управляющий вход интегрального аналогоцифрового преобразователя

19, а именно на вход формирователя импульсов 37, второй вход элемента

И 38 и на первый установочный вход триггера 36. При этом на выходе элемента И 38 появляется сигнал ЛОГ 1,который через первый вход элемента ИЛИ 39 поступает на управляющий вход шинного формирователя 43, }О поддерживая его в рабочем состоянии.

В свою очередь сигнал ЧТИ перебрасывает триггер 36 в состояние, при котором на его выходе появляется сигнал ЛОГ 0 . Последний по 5 ступает на ориентирующий вход шинного формирователя 43, переводя его в режим, при котором информация передается с em информационного входа в его информационный канал.

Одновременно сигнал ЧТИ ориентирует информационный канал микропроцессора 14 на прием, и информация записанная в регистре 42, с его информационного выхода через шинный формирователь 43 поступает в микропроцессор 14, который использует ее в дальнейшем вычислительном процессе. После этого микропроцессор снимает сигнал ЧТИ, в результате чего на выходе элемента И 38

30 появляется сигнал ЛОГ 0 . Так как при этом сигнал ЗПА отсутствует,то на выходе элемента ИЛИ 39 появляется сигнал ЛОГ 0, который,поступая на управляющий вход

35 шинного формирователя 43, переводит его в Z -состояние, характеризуемое бесконечно большим сопротивлением информационного канала. В этом состоянии шинный формирователь

43 абсолютно не влияет .на обмен полезной информацией. между микропроцессором 14 и остальными блоками устройства. Формирователь импульсов 37 устроен таким образом, что

45 он ФоРмиРует на своем выходе узкий импульс при изменении его входного сигнала с уровня ЛО1 1 на ЛОГ 0 . Поэтому при снятии сигнала ЧТИ на выходе формирова50 теля импульсов 37 появляется узкий импульс, который, поступая на второй установочный вход триггера 35, перебрасывает его в состояние, при котором на его выходе появляется сигнал ЛОГ 0, что соответствует переводу интегрального аналогоцифрового преобразователя 19 в пассивное состояние. На следующих интервалах дискретности интегральный аналогоцифровой преобразователь 19 работает

60 подобно описанному. .Одновременно синхроимпульсы с выхода блока синхронизации 18 поступают на вход синхронизации микропроцессора 14, последний запускаетс»

65 и начинает выполнять Управляющую

13 программу, зашитую в программном блоке 11. Последняя состоит из следу ющих основных подпрограмм Опрос датчиков, Расчет отклонений, Регулятор усредненных токов статора и потокосцеплений ротора, Расчет управляющих воздействий, Кор. рекция параметров, Расчет коэффициентов, формирователь траекто рии движения °

Выполнение управляющей программы начинается с подпрограммы Опрос датчиков, выполняя которую микрспроцессор 14 осуществляет последовательное считывание информации с блока задания ско1.ости 7 и интеграль- 15 ных аналогоцифровых преобразователей

19-21, 22-24, 25-26, 27, численно равной соответственно заданию на усредненную скорость ротора на два интервала вперед ш (n+2), усреднен- 20 ным токам статора п3, напряжениям статора U (о)(р.= А(В,С,), IloToKo \ сцеплениям ротора A)n, 9 fn) и скорости ротора и (п)на истекшем и-м интервале дискретности. После считывания упомянутая информация записы.вается в соответствующие ячейки блока памяти 13.

После выполнения подпрограммы Опрос датчиков микропроцессор

14 начинает выполнять подпрограмму Расчет отклонений . По этой подпрограмме микропроцессор рассчитывает отклонения между заданными управляющими координатами вЂ” усредненными напряжениями статора на

35 истекшем и-м интервале (определение которых см. ниже) и их реальными значениями

Д!д (n-43 дМ (n-1 д!ь(-13

bVS(n 3 д1 Ся-13

Д()A fn++1) » Cn-1) а 0 (n-1)

hu (n-1)

С.

ДО jn+

В а() (.1

Ь(я(n3 диац (n) +С2 (2) Д(СИ

50 а1A(-11 д я(- 1 д(Рп-4g д У (и" 1) д сrn-13 Г -f3

3 (n-

Поэтому на текущем h +1-м интервале дискретности при выполнении первой части подпрограммы Регулятор усредненных токов статора и потокосцеплений ротора микропроцессор только

65 до )=0 (n)- 0 Я . (13 зй РРассчитанные значения отклонений микропроцессор записывает в соответствующие ячейки блока памяти

13. После этого выполнение подпрограммы Расчет отклонений прерывается, микропроцессор начинает выполнять подпрограмму Регулятор.. усредненных токов статора и потокосцеплений ротора .

По этой подпрограмме микропроцессор осуществляет расчет корректирующих добавок к заданию на фазные напряжения статора на n+1-м интервале дискретности, которые обеспечивают выход управляемых электромагнитных координат электродвигателя 1 вЂ” усредненных фазных токов статора и потокосцеплений ротора на заданную траекторию движения, которая задается при выполнении подпрограммы Формирователь траектории движения (см. ниже).

Вычислительный алгоритм определения корректирующих добавок определяется следующим выражением

r eg вЂ” матРица коэффициентов размер ностью Зх5;

С„,С - матрицы коэффициентов размерностью Зх3; индексом д обозначены разности между заданными и реальными значениями управляющих и управляемых координат электродвигателя на одноименных интервалах ди