Полупостоянное запоминающее устройство с электрической перезаписью информации

Полупостоянное запоминающее устройство с электрической перезаписью информации

Иллюстрации

Показать все

Реферат

 

1. ПОЛУПОСТОЯННОЕ ЗАПОШНАЮИЩЕ УСТРОЙСТВО С.ЭЛЕКТРИЧЕСКОЙ ПЕРЕЗАПИСЬЮ ИНФОРМАЦИИ, содержащее дешифратор адреса, адресные ключи за-, лиси и считывания, элементы развязки числовой и разрядный формирователи стирания, разрядные ключи записи, формирователь напряжения считывания,, усилители считывания, формирователь напряжения записи и матрицу пьезокерамических элементов памяти,, раз- , рядные шины считывания которой соединены с входами усилителей считывания, разрядные шины записи с выходами разрядных ключей записи, числовые шины - с выходами адресных ключей записи и считывания, одни из входов которых подключены к выходам дешифратора адреса, а другие входы объединены и соединены с выходами формирователя напряжения считывания и формирователя напряжения записи, выход числового формирователя стирания подключен к одним из выводов элементов развязки, другие выводы которых соединены с выходами адресных ключей записи и считывания, первые входы разрядных ключей записи соединены с выходом разрядного формирователя стирания, вторые входы являются информационными входами устройства , управляющими входами которого являются объединенные входы разрядного и числового формирователей стирания , вход формирователя напряжения записи, вход формирователя напряжения считывания и объединенные третьи входы -разрядных ключей записи, о тличающееся тем, что, с целью повьшения надежности устройства , в него введены дополнительные формирователи напряжения записи и 9 элемент задержки, вход которого подключен к одному из управляющих входов устройства, а выход соединен с входа ми дополнительных формирователей напряжения записи, выходы которых подключены соответственно к первым входам разрядных ключей записи и одним из выводов элементов развязки. 2. Устройство по п.I, о т л и 00 00 чающееся тем, что каждый дополнительный формирователь напряже- . о ния записи содержит управляквдий и Од коммутирующий транзисторы, резисто00 ры с первого по третий и диод, анод которого подключен к эмиттеру коммутирующего транзистора, а каТод является выходом формирователя, входом которого является один из выводов первого резистора, второй вывод которого соединен с базой управлякицего транзистора, коллектор которого подключен к одним из выводов второго и третьего резисторов и базе коммутирующего транзистора, коллектор которого и другой вывод второго резис

СОЮЗ СОВЕТСКИХ

СО И ЮЮ

РЕСПУБЛИК

Зсю С 11 С it/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР (21) 3556328/18-24 (22) 22.02.83 (46) 23.04.84.Бюл.Ф 15 .(72) А.А.Верба, Я В.Иартынюк и К.Г.Самофалов (71) Киевский ордена Ленина политех.нический институт им.50-летия Великой Октябрьской социалистической революции (53) 681.327(088.8) (56) 1. Авторское свидетельство СССР

В 331421, кл. G 11 С 13/00, 1972.

2. Авторское свидетельство СССР

У 419982, кл. G 11 С 11/00, 1974 (прототип). (54)(57) 1. ПОЛУПОСТОЯННОЕ ЗАПОИИНАNIEE УСТРОЙСТВО С,ЭЛЕКТРИЧЕСКОЙ 11ЕРЕЗАПИСЬЮ ИНФОРИАЦИИ, содержащее дешифратор адреса, адресные ключи за-, писи и считывания, элементы развязки числовой и разрядный формирователи стирания, разрядные ключи записи, формирователь напряжения считывания,. усилители считывания, формирователь напряжения записи и матрицу пьезокерамических элементов памяти, раз-, рядные шины считывания которой соединены с входами усилителей считывания, . разрядные шины записи - с выходами разрядных ключей записи, числовые шины — с выходами адресных ключей записи и считывания, одни из,входов которых подключены к выходам дешифратора адреса,.а другке входы объединены и соединены с выходами формирователя напряжения считывания и формирователя напряжения записи, выход числового формирователя стирания подключен к одним из выводов элементов развязки, другие выводы которых соединены с выходами адресных

„„SU„„1088068 A ключей записи и считывания, первые входы разрядных ключей записи соединены с выходом разрядного формирователя стирания, вторые входы являются информационными входами устройства, управляющими входами которого являются объединенные входы разрядного и числового формирователей стирания, вход формирователя напряжения записи, вход формирователя напряже.ния считывания и объединенные третьи входы .разрядных ключей записи, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены дополнительные формирователи напряжения эалнси и элемент задержки, вход которого подключен к одному иэ управляющих входов устройства, а выход соединен с входа.ми донолнительных.формирователей напряжения записи, выходы которых подключены соответственно к первым входам разрядных ключей записи н одним из выводов элементов развязки.

2. Устройство по п.l, о т л ич а ю щ е е с я тем, что каждый дополнительный формирователь напряже- . ния записи содержит управляющий и коммутирующий транзисторы, резисторы с первого по третий и диод, анод которого подключен к эмиттеру коммутирующего транзистора, а катод яв ляется выходом формирователя, входом которого является один из выводов . первого резистора, второй вывод которого соединен с базой управляющего транзистора, коллектор которого подключен к одним из выводов второго и третьего резисторов и базе коммутирующего транзистора, коллектор которого и другой вывод второго резис1088068 тора подключены к шине питания, эмиттер управляющего транзистора и вто1

Изобретение относится к вычислительной технике, в частности к области полупостоянных запоминающих устройств (ЗУ ) с электрической перезаписью информации на основе сегнето" электрических пьезотрансформаторных элементов памяти, совмещенных с ап» паратурой перезаписи и предназначенных для работы в тяжелых эксплуатационных условиях.

Известно запоминающее устройство, содержащее матрицу пьезокерамических . элементов памяти, числовые шины которой подключены к выходам адресных ключей записи-считывания, разрядные шины считывания — к входам усилителей считывания, разрядные шины записи — к выходам разрядных ключей за" писи, формирователи напряжений сти" рания, записи и считывания () ).

Недостатком этого устройства является низкая надежность и большое . число блоков адресной части. Низкая надежность обусловлена большим напряжением разрушения в невыбранных эле- 5 ментах памяти при записи информации.

Наиболее близким к изобретению является полупостоянное ЗУ с электрической перезаписью информации, содержащее дешифратор адреса, свяэан30 ный с адресными ключами записи-считывания, усилители считывания, разрядные ключи записи, матрицу пьезокерамических элементов памяти, разрядные шины считывания которой соединены с входами усилителей считывания, разрядные шины записи — с вы ходами разрядных ключей записи, числовые шины — с.выходами адресных ключей записи-считывания, числовой 40 формирователь стирания, выход которого через резисторы подключен к числовым шинам, разрядный формирователь стирания, подключенный своим выходом к сигнальным входам разрядных . 45 ключей записи, формирователи напряжений записи и считывания, входы ко-, рой вывод третьего резистора соединены с шиной нулевого потенциала.

2 торых объединены и подключены к сигнальным входам адресных ключей 12 3.

Однако в.известном устройстве низкая надежность также обусловлена . большим напряжением разрушения в невыбранных элементах памяти при записи информации. Действительно, в данном устройстве коэффициент разруше ния, т.е. отношение напряжения эа" писи к напряжению разрушения, равен трем. В то же время параметры современных пьезокерамических материалов в диапазоне рабочих температур обуславливают смещение характеристик записи элементов памяти, при котором устойчивая работа устройства возможна при коэффициенте разрушения, равном 4 и более.

Целью изобретения является повышение надежности устройства.

Поставленная цель достигается тем, что в полупостоянное запоминающее усройство с электрической перезаписью информации, содержащее дешифратор адреса, адресные ключи записи и считывания, элементы развязки, числовой и разрядный формирователи стирания„ разрядные ключи записи, формирователь напряжения считывания, усилители считывания, .формирователь напряжения записи и матрицу пьезокерамических элементов памяти, разрядные шины считывания которой соединены со входами усилителей считывания

1 разрядные шины записи - с выходами разрядных ключей записи, числовые шины -- с выходами адресных ключей записи и считывания, одни из входов которых подключены к выходам дешифратора адреса, а другие входы объединены и соединены с выходами формирователя напряжения считывания и формирователя напряжения записи, выход числового формирователя стирания подключен к одним из выводов элементов развязки, другие выводы которых соединены с выходами адресных, ключей записи и считывания, первые входы

3 10880 разрядных ключей записи соединены с,. выходом разрядного формирователя стирания, вторые входы являются информационными входами устройства, управляющими входами которого являют5 ся объединенные входы разрядного и числового формирователей стирания, вход формирователя напряжения записи, вход формирователя напряжения считывания и объединенные третьи вхо"10 ды разрядных ключей записи, введены дополнительные формирователи напряжения записи и элемент задержки, вход которого подключен к одному иэ управляющих входов устройства, а выход соединен со входами дополнительных формирователей напряжения записи, выходы которых подключены соответственно к первым входам раз рядных ключей записи и одним из выво- дов элементов развязки.

Каждый дополнительный формирова-. тель напряжения записи содержит управляющий и коммутирующий транзисторы, резисторы с первого по третий и диод, анод которого подключен к эмиттеру коммутирующего транзистора, а катод является выходом формирователя, входом которого является один из выводов первого резистора вто30 рой вывод которого соединен с базой управляющего транзистора, коллектор которого подключен к одним из выводов второго и третьего резисторов и базе коммутирующего транзистора, коллек тор которого и другой вывод второго резистора нодключены к.шине питания, эмиттер управляющего транзистора и второй вывод третьего резистора. соединены с шиной нулевого потенциала.

На фнг.l представлена структурная 4О схема полупостоянного запоминающего устройства; на фиг. 2 — принципиальная схема дополнительного формирователя напряжения записи.

Полупостоянное запоминающее уст" 4> ройство содержит (фиг.ll дешифратор

1 адреса, связанный с адресными ключами 2 1-2. записи и считывания, усилители 3,, Зз считывания, разрядные ключи 4, 42 записи, матрицу 5 пьезо-50 керамических элементов памяти, разрядные шины 6„, 6 считывания которой соединены с входами усилителей 3«

3, разрядные шины 7, 7 записи - с выходами 8, 82 разрядных ключей 4„, SS

42 записи, числовые шины 9 -9 + — с выходами 10 — 10+ адресных ключей

2 э- 2 записи и считывания,, числовой

68 4 формирователь 11 стирания, выход 12 которого через элементы развязки, на. пример резисторы 13„- 13+ . подклю" чен к числовым шинам 9 - 9„ разрядный формирователь 14 стирания, подключенный своим выходом 15 к первым входам 16, 16> разрядных ключей 4, 4 . записи, вторые входы 17„, 17> которых являются информациойными входами устройства, формирователь 18 напряжения записи и формирователь 19 напряжения считывания, выходы 20 и

21 которых объединены и подключены к входам 22 -22, адресных ключей

2„-2, записи и считывания, а входы

23 и 24 являются одними из управляющих входов устройства.

Кроме того, устройство содеръит. элемент 25 задержки, дополнительные формирователи 26 и 27 напряжения записи, входы 28 и 29 которых объединены и подключены к выходу 30 элемента 25 задержки, имеющего вход 31Выход 32 формирователя 2б подключен к выводам резисторов 13 - 13:, а выход 33 формирователя 27 — ко входам

17„, 17> разрядных ключей 4, 4> sanucu, третьи входы 34, 34 которых объединены и соединенй с управляющим входом 35 устройства, а входы 36 и

37 формирователей 11 и 14 объединены и соединены с управляющим входом 38 устройства.

Каждый дополнительный формирователь -26 или 27 содержит (фиг.2) первый резистор 39, шину 40 .питания, коммутирующий 41 и управляющий 42 транзисторы, диод 43, второй 44 и третий 45 резисторы и шину 46 нулевого потенциала.

Устройство работает в трех режимах: стирание, запись, считывание.

При стирании информации на вход

38 устройства подают управляющий импульс, по которому на выходах формирователей ll и 14 формируются импульсы полного напряжения стирания, проходящие через разрядные ключи 4 записи на разрядные шины 7. записи, а через резисторы 13 — на числовые шины

9. На вход 35 устройства подают сигнал логический "0". В этом случае все . разрядные ключи 4 записи коммутируют импульс полного напряжения стирания на разрядные шины 7 записи.

Выбранную числовую шину, например шину 9, коммутируют через выбранный ключ 2 на шину 46 нулевого потенци1 ала, а на остальные невыбранные число

068 Ф гическая 1, а пьезокерамика тех

II И элементов, где записывается логичеси и кии 0, претерпевает двойное перек.лючение по частному циклу под действием напряжений +1 /2 в первом полутакте (от 0 до t„) и -О,„/2 во втором палутакте(от t„ до 2 t ) и, таким образом, остается в состоянии, близком к минус P . На запоминающие элементы выбранных адресов в течение двух тактов воздействуют импульсы напряжений амплитудой fU /4

5l I которые лишь в допустимых пределах изменяют предыдущую поляризацию пье- . зокерамики.

При считывании информации на вход

24 устройства подают импульс управления, по которому на выходе формирователя 19 формируется импульс возбуждения с заданными параметрами, поступающий через выбранный адресный ключ

2 на выбранную числовую шину 9. Выходные сигналы, полярность которых определяется направлением поляризации пьезокерамики запоминающих элементов выбранного адреса, формируются на шинах 6 путем двойного элек тромеханическаго преобразования энер" гии импульса возбуждения.

Считывание информации происходит без разрушения, так как амплитуду импульсов возбуждения выбирают меньше допустимого уровня напряжений разрушения запоминающих элементов.

Технико-экономическое преимущество предлагаемого устройства по сравнению с известным заключается в по-. вышении его надежности за счет расширения области устойчивой работы.

В случае применения пьезокерами-. ки ЦТС-19 область устойчивой работы предложенного устройства по сравнению с известным устройством увеличивается примерно в 4 раза, что обеспечивает надежную работу без термостабилизации и термокомпенсацин в диапазоне температур -40 — +85 С.

S 1088 вые шины поступает импульс полного напряжения стирания. В результате, запоминающие элементы выбранного адреса устанавливаются в нулевое состоя ние, соответствующее минус P а зар у 5 поминающие элементы невыбранных адресов сохраняют прежнее состояние, так как импульсы напряжения стирания создают в них противоположно направленные электрические поля взаимно

10 компенсирующие друг друга. Стирание информации можно провести во всех адресах сразу за один такт, для чего дополнительно стробируют дешифратор

1 адреса, подключая через ключи 2 2 все числовые шины 9 1-9+ к шине

4 нулевого потенциала.

При записи информации на вход 23 устройства подают импульс управления, который на выходе 20 формирователя

18 формирует импульс полного напряго .ження записи амплитудой U è длительностью й„, поступающий через выбранный ключ 2 на выбранную числовую шину 9, и пройдя элемент 25 задержки и расширившись до длительности 2t>, 25 .поступает на входы формирователей

26 н 27. На выходе 32 формирователя

26 формируется импульс напряжения амплитудой U 4 и длительностью 2t

° о который через резисторы 13 поступает ЗО на все невыбранные числовые шины 9.

На выходе 33 формирователя 27 формируется импульс напряжения амплитудой

U /2 и длительностью 2t>, который через ключи 4 1в соответствии с записы-35 ваемой информацией 1 поступает на разрядные шины 7 записи. Кроме того, разрядные шины записи тех разрядов, в которые записывается логическая

"!", коммутируют на шину 46 нулево- 40 го потенциала через разрядные ключи

4 записи по сигналам со входов 17.

В результате в выбранном адресе про-: исходит переключение пьезокерамики в состояние плюс P в тех эапомина- 45 г ющих элементах, где записывается ло!

088068

Филиал ППП "Патент", r. Ужгород, ул. Проектиам, 4