Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

СОЮЗ GOBETCHHX, СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1я.;, (21) 3548778/18-21 (22) 04.02.83 (46) 23.04.84. Бюл.Р 15 (72) В.Н.Лаврентьев (71) Ордена Ленина институт кибернетики sr . В.М.Глушкова (53) 691. 325(088.8) (56) 1. Аналого-цифровые преобразова тели. Под ред. Г.Д.Вахтиарова. М., "Советское радио", 1980, с.214, рис.7-32а.

2. Проблемы создания.преобразователей информации, ч.2, Киев, "Наукова думка", 1980, с.12, рис.3 (прототип). (54)(57) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий первый блок суммирования, первый вход которого подключен к входной шине, вторые входы соединены с первыми выходами ключей блока ключей, а выход - с первым входом первого компаратора, вторые выходы ключей блока ключей соединены со входами. второго блока суммирования, выход которого соединен со вторым входом nepsoro компаратора, выход которого соединен с первым вхо„.Su„,.1088112 А дом первого регистра, вторые входы последнего соединены с соответствующими выходами блока управления и первыми входами второго регистра, выходы которого подключены к первым входам соответствукщих ключей блока ключей, вторые входы которых соединены с соответствующими выходами первого регистра, а третьи входы — с соответствующими выходами. блока эталонных величин, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействйя, в иего введены второй компаратор, дешифратор и третий блок суммирования, первый вход которого соединен с выходом второго блока суммирования, а вторые входы Я соединены с третьими выходами ключей блока ключей, а выход — с первым вхо фф дом второго компаратора, второй вход %У 1 которого подключен к выходу первого С блока суммирования, а выход соединен со вторым входом второго регистра, выходы которого соединены с первыми входами дешифратора, вторые входы ко торого соединены с выходами первого регистра, а выходы — с выходными шинами. ОО

1088112

Изобретение относится к вычислительной и электроиэмерительной технике и используется в качестве преобразователя аналогового сигнала в цифровой код.

Известен биполярный аналого-цифро- 5 вой преобразователь, содержащий операционный усилитель, компаратор,двухканальный коммутатор айалого-цифровой преобразователь (1).

Недостатком данного, устройства является малое быстродействие.

Наиболее близким по технической сущности к предлагаемому является аналого-цифровой преобразователь,содержащий первый блок суммирования, первый вход которого подключен к входной шине, вторые входы соединены c первыми выходами ключей блока ключей, а выход — с первым входом первого компаратора,. вторые выходы ключей блока ключей соединены со 20

Входами второго блока суммированйя,выход которого соединен со вторым входом первого компаратора, выход которого соединен с первым входом первого регистра, вторые входы кото- 25. рого соединены с соответствующими выходами блока управления и первыми входами второго регистра, выходы которого подключены к первым входам соответствующих ключей блока ключей, 3О вторые входы которых соединены с соответствующими выходами первого регистра, а третьи входы — с соответст& ющими выходами блока эталонных величин j2). 35

Недостаток известного устройстваиалое быстродействие.

Целью изобретения является повышение быстродействия. поставленная цель достигается тем; 40 что в аналого-цифровой преобразователь, содержащий первый блок суммиро- . вания, первый вход которого подключен к .входной шине, вторые входы соединены с первыми выходами ключей 45 блока ключей, а выход — с первым входом первого компаратора, вторые выходы ключей блока ключей соединены со входами второго блока суммирования, выход которого соединен со вторым входом первого компаратора, выход которого соединен с первым входом первого регистра, вторые входы которого соединены с соответствующими выходами блока управления и первы- 55 ми входами второго регистра, выходы которого подключены к первым входам соответствующих ключей блока ключей, вторые входы которых соединены с соответствующими выходами первого регистра, а третьи входы — с соответ- 60 ствукчдими выходами блока эталонных величин, введены второй компаратор, дешифратор и третий блок суммирования, первый вход которого соединен с выходом второго блока суммирования,Я а вторые входы соединены с третьими выходами ключей блока ключей, а выход — с первым входом второго ком- паратора, второй вход которого подключен к выходу первого блока суммирования, а выход соединен со вторым входом второго регистра, выходы которого соединены с первыми входами дешифратора, вторые входы которого соединены с выходами первого регистра, а выходы — с выходными шинами.

На фиг.1 представлена функциональная схема устройства; на фиг.2 диаграммы, поясняющие егб работу. аналого-цифровой преобразователь содержит блок 1 эталонных величин, первый 2 и второй 3 регистры, блок

4 управления, блок 5 ключей, первый б,(второй 7 и третий 8 блоки суммирования, первый 9 и второй 10,компараторы, дешифратор 11, а также входную шину 12. Первый вход первого блока б суммирования подключен к входной шине 12, а вторые входы соедине ны с первыми выходами ключей блока 5. ключей, вторые выходы которых подключены ко входам. второго блока 7 сум-., мирования, а третьи выходы — ко входам третьего блока 8 суммирования, к первому входу которого подключен выход второго блока 7 суьвярования и первый вход первого компаратора 9, второй вход которого соединен с выходом первого блока 6 суммирования и первым входом второго компаратора

10, первый вход которого соединен с выходом третьего блока 8 суммирования. Выходы первого 9 и второго 10 компараторов подключены соответствен но ко входам второго 3 и первого 2 регистров, входы которых подключены к соответствующим выходам блока 4, управлении, а выходы первого 2 и второго 3 регистров соединены соответственно с первыми и вторыми входами сьответствующих ключей блока 5 ключей, третьи входы которых подключены .к соответствукщим выходам блока

1 эталонных величин. Кроме этого,выходы первого 2 и второго 3 регистров через дешифратор 11 подключены к выходным шинам 13 °

В предлагаемом устройстве эталонные величины 3 эт, Ъ тг,..., Аз1лвыпол няются троично-взвешенными, т.е.

° ° ° ° ° ° ° ° ° ° ° ° ° ° в отличие от используемых в известных устройствах двоично-взвешенных эталонных величин:

1088112

Аэтг 1/2 Аэт

AN.3 1/2 Аэт1 г

Аут 1/2 Аэп э ать 1/ A эт

В соответстви с (1)

A +А +А +.. +A =1/2 A -A. f2)

91 2 9тэ этФ эт Ф . л п так как Ill

A =3 А к max

Аналого-цифровой преобразователь работает следующим образом. 15

В исходном состоянии на выходах . регистров 2 и 3 присутствуют такие сигналы, что эталонная величина А,, блока 1 эталонных величин через соответствующий ключ блока 5 ключей под-. 20 ключена к третьему блоку 8 суммиро- . вания, а остальные эталонные величины А тг, Аэт,..., A „„чеРез соответствующие ключи блока 5 ключей подключены к первому блоку 6 суммирования. В соответствии с этим„ на выходе первого блока 6 суммирования формируется уравновешивающий сигнал А„ „.=

= A „ + E А,, на выходе второго

1=2 блока 7 суммирования формируется ура-З0 вновешивающий сигнал А ург= О, а на выходе третьего блока 8 суммирова-. ния формируется уравновешивающий сигнал Аурэ= A

Первый компаратор 9, сравнивая сигналы Акр и А рг, вырабатывает на своем выходе цифровой сигнал ck, и в соответствии с выражением

1, если А„р„> А р2,40

14)

О, если А р„сА„рг

Второй компаратор 10, сравнивая сигналы А и А>р>, вырабатывает на своем выходе цифровой сигнал р„в 45 соответствии с выражением

1, если А,,С Аурр (5)

О, если А р 7 А„рз 50

Таким обра-оМ, диапазон изменения преобразуемого сигнала (-А „,А „, „) разбивается на три части, каждой, из которых соответствуют определенные значения,1 и р„ (см.исходное состоя-55 нне на фиг.2). В начале первого такта преобразования по сигналам на выходах блока 4 управления а .1 и,ф„ записываются в регистры 2 и 3 так, что эталонная величина А э, блока 1 60 эталонных величин через соответствующий ключ блока 5 ключей подключается к первому блоку 6 суммирования в случае, если с(„= О и p = 1, йодключается к первому и второму блокам ф5

6 и 7 суммирования, если +„-=1 и

1, и подключается к третьему блоку 8 суммирования, если d. = 1 и э„= О.

Кроме того, эталонная величина А, эт2 блока 1 эталонных величин через соответствующий ключ блока 5 ключей подключается к третьему блока 8 суммирования, а остальные эталонные величины А,..., A остаются подключенными к первому блоку 6 суммирования.

В соответствии с этим на первом такте преобразования

fh

A gpss= АХ+Р,А„„ Z

1=/

Аург 4 А эт1

1рэ ч эт эт2

Первый компаратор 9, сравнивая

А>р< и А>р2, вырабатывае,т на своем выходе цифровой сигнал с „ в соответствии.с выражением (4),а второй ком паратор 10, сравнивая А и А р Э, вырабатывает íà csoeM выходе цифровой сигнал pg в соответствии с выражением(5) .

Таким образом, диапазон изменения преобразуемого сигнала разбивается на девять частей, каждой из которых соответствуют определенные значения с -,сг, р<, р2 (см.1-.й такт на фиг.2).

В начале второго такта преобразования по сигналам на выходах блока 4 управления aL н р записываются в регистры 2 и 3 так, что эталонная величина Аэтг блока 1 эталонных величин через соответствующий ключ блока ключей 5 подключается к первому блоку 6 суммирования в случае, если а 2= О и p = 1, подключается к первому и второму блокам 6 и 7 суммирования, если о(= 1 и p2 =.1,- и подключается к третьему блоку 8 суммирования, если Ы = 1 и Д = О °

Кроме этого, эталонная величина

А блока 1 эталонных величин через соответствующий ключ блока 5 ключей подключается к третьему блоку 8 .суммирования, а остальные эталонные величины А, ..., А „„остаются подключенньии к первому блоку 6 суммирования.

° В соответствии с этим на втором такте преобразования

Я„р„4„ (5„4 „+р 4 +, д

4 МВ М

Ург- а этв z/эт2

4p> эт1 2 эх э, На последуницих тактах работа пре-. длагаемого устройства аналогична описанной ранее i

В начале m-1-ro такта преобразова ния в регистры 2 и 3 записываются цифровые сигналыо „, и р <,, а на

1088112 выходах блоков суммирееаиия Формируются величины

fIl-1

Ак+ ЙР А ;„

Ау Е ° <> Азгпу

- ™.

В.результате сравнения Аэ 1и Az >. на выходе первого компаратора 9 вырабатывается цифровой сигнал at, а в результате сравнения А „и А на выходе второго компаратора 10 в4эабатывается цифровой сигнал pù . В начале m-ro такта сигналил а,„ и р записываются в регистры 2 и 3

В результате преобразования на выходах блоков суммирования сформированы величины A>>z, A >, A>z>, для ко- 20 торых справедливо равенство Ayp =

AÔ2 АМРЗ или

Ф fb

"Х+ 7 р; Аэт = +i A>yi, 1=4 3=1 или

Ак = "1Аэтм Ь "э = i (э1 "эtt:1 Qq ia 1

A так как эталонные величины А „,30

А „, троично-взвешенные, то в соответствии с выражением (6) на выходах регистров 2 и 3 сформирован

m-разрядный троичный цифровой код и Й(у„, ь, р,..., t j,каясдый ковф- 35 фнциент т которого может принимать значения (-1,0,1) и является разl ностью двух двоичных цифровых сигналов а((- p(Таким образом, цифровой эквива- лент сигнала А> выражается следующим образом:

Н = ((; ф, )3 "+ ((; p )3 +

+...+ (А — р )3

На m-oM такте с выходов регистров

2 н 3 цифровые.сигналы е(, ....,d, р„,....,й„, подаются на входи дешйф-ратора 11, с выходов которого снимается и-разрядный двоичный код и подается на выходные шины 13. После за вершения преобразования устройство пе реводится в исходное состояние.

Таким образом, процесс преобразования завершается эа m тактов, .и в результате преобразования получают и-разрядный двоичный код. Исходя из того, что m4n в K раз

К = n/m где ц - дискретность преобразования.

В предлагаемом устройстве процесс преобразования осуществляется быстрее в К раз, так как в известном устройстве необходимо и тактов. Кроме этого, блок эталонных величин содержит меньшее число эталонных величин.

Таким образом, при одинаковых рабочих условиях время преобразования в предлагаемом преобразователе меньше, чем в известных устройствах и составляет 3,5 мкс (против 5 мкс прн 10 разрядах) и 6,875 мкс (против 10 мкс в-известном устройстве) при 16 разрядах АЦП.

1088112 с,=1 =1 ур 2

hype

/pe

У Pg !ай -д i <2 1 Pg 1

А Ь r p u Ф Э- -o Мъ i »=o

Фиа.2

Составитель A.Кузнецов

Редактор Л.Гратилло Техред И.Метелева Корректор Л.Пилипенко

Эаказ 2687/51 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП ".Патент", r.Óìãîðîä, ул.Проектная,4