Резервированная система

Резервированная система

Иллюстрации

Показать все

Реферат

 

РЕЗЕРВИРОВАННАЯ СИСТЕМА, содержащая п резервируемых блоков, п блоков обмена, три блока сравнения, мажоритарный блок, счетчик числа отказавших блоков, первую группу элементов ИЛИ и счетчик сбоев причем адресный выход i-ro

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСА 1УБЛИН

„„SU„„ I 089771

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ (21) 3414449/18-24 (22) 31.03.82 (46) 30.04.84. Бюл. 116 (72) А.С.Вайрадян, М.Н.Петухов и А.А.Чеканов (71) Московский ордена Трудового

Красного Знамени инженерно-физический институт (53) 681.326.7 (088.8) (56) l. Авторское свидетельство СССР

ll 605217, кл. С 06 Г 11/00, 1976.

2. Авторское свидетельство СССР

9 478460, кл. G 06 F 1!/00, !973 (нрототип). (54)(57) РЕЗЕРВИРОВАИНАЯ СИСТЕМА, со" держащая и резервируемых блоков, и блоков обмена, три блока сравнения, о мажоритарный блок, счетчик числа отказавших блоков, первую группу элементов ИЛИ и счетчик сбоев причем адресный выход i"го (i -" 1,и) резервируемого блока соединен с информационным входом i-ro блока обмена, вход синхронизации которого соединен с выхОдом импулъсОв синхронизации i-гО резервируемого блока, выход i-ro блока обмена подключен к адресному ходом импульсов синхронизации i-ra резервируемого блока, выход i-rо ны к информационным входам резервируемых блоков и первой группе входов первого, второго и третьего блоков сравнения, выходы элементов. ИЛИ первой группы подключены к информационным входам счетчика числа отказавших блоков, отличающаяся тем, что, с целью упрощения системы, в нее введены три коммутатора, три регистра управления коммутаторами, три элемента задержки, четыре элемен3(59 Н 05 К 10/00, С 06 F ll/20 та И, шесть групп элементов И, вторая группа элементов ИЛИ, дешифратор но-мера отказавшего блока и два элемента

ИЛИ, причем информационные входы го (i 1,п) резервируемого блока соединены с i-ми группами информационных входов коммутаторов, выходы первого коммутатора соединены с второй группой входов первого блока сравнения и первыми входами мажоритарного блока, выходы второго коммутатора соединены с второй группой входов второго блока сравнения и с вторыми входами мажоритарного блока, выходы третьего коммутатора соединены с второй группой входов третьего блока сравнения и третьими входами мажоритарного блока, выходы первого, второго и третьего блоков сравнения соединены с первыми входами первого, второго и третьего элементов И сост- д ветственно, к вторым входам этих элементов подключен выход переполнения счетчика сбоев, выходы первого второго и третьего элементов И соединены через первый, второй и третий элемент задержки с входами синхро- © низации регистров управления первым, вторым и третьим коммутаторами соот- 4 ветственно, выходы этих регистров подключены к входам управления соответств;чощих коммутаторов н к первым входам элементов И первой, второй, третьей, четвертой, пятой и шестой группы соответственно, выходы элементов И четвертой, пятой и шестой группы подключены к первым, вторым и . третьим входам соответственно элементов ИЛИ первой группы, выходы элементов И первой, второй и третьей группы подключены к первым, вторым и третьим входам соответственно элементов ИЛИ второй группы, выходы ко-. торых соединены с входами дешифратора номера отказавшего блока, выходы которого подключены к входам разрешения передачи адреса соответствующих блоков обмена, информационные вьгходы счетчика числа отказавших бло., ков подключены к информационным входам регистров управления первым, вто рым и третьим коммутатором, выход. переполнения счетчика числа отказавших блоков соединен с управляющим входом эгого счетчика и с первым вхо дам первого элемента ИЛИ, Выход ко-торога соединен с входом синхрониэа ции этого счетчика, второй вход первого элемента ИЛИ соединен с выходам переполнения счетчика сбоев, первый, второй и третий входы второго элемента ИЛИ соединены с выходами первого, второго и -:.ðåòüåãо блоков сравнения соответст«е«èî, Выход второго элемента ИЛИ соединен с первым входом ч".твертого элемента И и с входам сброса сч";:" ика сбоев, выход четвертoãà элемента И соединен с счетным входом счетчика сбоев, второй вход четвертого элемента И соединен с выходом импульсов синхронизации резервируемых блоков, выходы первого, второго и третьего блоков сравнения соединены с вторыми входами элементов

И первой, второй и третьей группы, выход перво"c элемента И соединен с

Вторыми входами элементов И пятой группы, выход второго элемента

И соединен с вторыми входалм элементов И шестой гру«пы, выход третьего элемента И соединен с вторыми входами элементов

И четвертой го ппы

Изобретение относится к цифровой вычислительной технике и может быть использована для построения вычислительных систем повышенной надежности, Известно устройство, содержащее коммутаторы, регистры фиксации резервных блоков, элементы И, ИЛИ, регистры управления, блок управления, регистры готовности и элементы НЕ с соответствующими связями I)..j.

Недостатком этого устройства является то, что в нем можно применять только трехкратное резервирование.

Наиболее близким техническим решением является резервированная вычислительная система, содержащая и однородньы ЭВМ, мажоритарный блок, п групп элементов И блокировки выходов ЭВМ, и схем сравнения, и счетчиков сбоев, элемент ИЛИ, коммутатор„ zg счетчик числа отказавших ЭВМ, две группы элементов И, п блоков. обмена . и группу элементов ИЛИ, причем выходы

i-й i=-l,п ЭВМ подключены к первым входам элементов И блокировки выходов 5 313M i-й группы и i-м входом коммута . тора, выходы мажоритарного блока под" ключены к первым входам элементов И

Первой группы, выходы которых соеди-нены с первыми входаМи схем сравнения з, прямые выходы которьг:. подключены к входам сброса соответствующих счетчиков сбоев, а инверсные — к счетным входам этих .счетчиков и входам разрешспия обмена блоков обмена, и |версHb å выходы перепал«енпя -. i=1,п счетчиков сбоев подключены кс вторым входам элементов блокировки выходов

ЗБМ -х групг... а прямые выходы переполнения с--<етчиков сбоев подключены к .-м входа.< элемента ИЛИ, выхо которого подключен к счетному входу счетчика ч=:-сла отказавших ЭВМ, выходы коллмутатора соединены с первыми входами элементаВ И Втopoi группь3 ° Вы ходы которых подключены к вторым входам элементов ИЛИ группы, выходы которой являются выходами системы, инверсный выход переполнения счетчика чи1 ла Отказавших ЗВМ сое инь«н с Вто пьгми зхОдами злементОВ !1 перВай rpyn«bл,. а прямой — с B TopbMH входами элементов И второй группы, вьг=.ады элементов И первой группы соедичены с информационными входами блоков обмена., выходы элементов . .J блокировки Выходом ЗВМ j.-й a.--Г,п группы соединены с i-ми входами мажоритарных элементов групГъ1; 23

3 l 089?

Недостатком этой системы является большой объем аппаратных затрат, а следовательно, ее сложность.

Цель изобретения — упрощение резервированной системы.

Поставленная цель достигается тем, что в резервированную систему, содержащую п резервируемых блоков, и блоков обмена, три блока срав-, нения, мажоритарный блок, счет-, о

;чик числа отказавших блоков, первую группу элементов ИЛИ и счетчик сбоев, причем адресный выход

i-го (i=l,п) резервируемого блока соединен с информационным входом

::1-ro блока: обмена, вход синхронизации которого соединен с выходом импульсов синхронизации i-ro pe зервируемого блока, выход i-го блока обмена подключен к адресному ходу « резервируемого блока, выходы мажоритарного блока подключены к информационным входам резервируемых блоков и первой группы входов первого, второго и третьего блоков сравнения, выходы элементов

ИЛИ первой группы подключены к информационным входам счетчика числа отказавших блоков, введены три коммутатора, три регистра управления коммутаторами, три элемента задержки четыре элемента И, шесть групп элементов И, вторая группа элементов

ИЛИ, дешифратор номера отказавшего блока и два элемента ИЛИ, причем информационные выходы i-го i=1,n резервируемого блока соединены с

i-ми группами информационных входов коммутаторов, выходы первого коммутатора соединены с второй группой входов первого блока сравнения и первыми входами мажоритарного блока, выходы второго коммутатора соединены с второй группой входов второго блока сравнения и с вторыми входами мажоритарного блока, выходы третьего коммутатора соединены с второй группой входов третьего блока сравнения и третьими входами мажоритарного блока, выходы первого, второго и третьего блоков сравнения соединены сЫ с первыми входами первого, второго и третьего элементов И соответственна„ к вторым входам этих элементов подключен выход переполнения счетчика сбоев, выходы первого, второго и Ы третьего элементов И соединены через первый, второй и третий элемент задержки соответственно с входами

7! 4 синхронизации регистров управления первым, вторым и третьим коммутаторами соответственно, выходы этих регистров подключены к входам управ ления соответствующих коммутаторов и к первым входам элементов И первой, второй, третьей, четвертой, пятой и шестой группы соответственно, выходы элементов И четвертой, пятой и шестой группы подключены к первым, вторым и третьим входам соответственно элементов ИЛИ первой группы, выходы элементов И первой, второй и третьей группы подключены к первым, вторым и третьим входам соответственно элементов ИЛИ второй группы, выходы которых соединены с входами дешифра-тора номера отказавшего блока, выходы которого подключены к входам разрешения передачи адреса соответствующих блоков обмена, информационные выходы счетчика числа отказавших блоков подключены к информационным входам регистров управления первым, вторым и третьим коммутатором,- выход переполнения счетчика числа отказавших блоков соединен с управляющим входом этого счетчика и первым входом первого элемента ИЛИ, выход которого соединен с входом синхронизации этого счетчика, второй вход первого элемента ИЛИ соединен с выходом переполнения счетчика сбоев, первый, второй и третий выходы второго элемента

ИЛИ соединены с выходами первого, второго, третьего блока сравнения соответственно, выход второго элемента ИЛИ соединен с первым входом четвертого элемента И и с входом сброса счетчика сбоев, выход четвер» того элемента И соединен с счетным входом счетчика сбоев, второй вход четвертого элемента И соединен с выходом импульсов синхронизации ре-. зервируемых блоков, выходы первого, второго и третьего блока сравнения соединены с вторыми входами элементов И первой, второй и третьей группы, выход первого элемента И соединен с вторыми входами элементов И пятой группы, выход второго элемента И соединен с вторыми входами элементов

И шестой группы, выход третьего элемента И соединен с вторыми входами элементов И четвертой группы, На чертеже приведена структурная схема резервированной системы из и резервируемых блоков (под резервируемым блоком в данном случае предпала}089771 гается достаточно сложное вычислительное устройство, содержащее элемен. ты памяти; для определенности будем считать, что этим блоком является 3BN), Резервированная система содержит резервируемые блоки 1,...,1, блоки

21, уу2 обмена, первый, второй и третий блоки 3-5 сравнения, соответственно мажоритарный блок 6, счетчик

7 числа отказавших блоков, первую !О группу 8 элементов ИЛИ, счетчик 9. сбоев, первый, второй и третий коммутаторы 10-12 соответственно, регистры .13-15 управления первым, вторым и третьим коммутаторами соответственно, первый, второй и третий элементы

16-18 задержки соответственно, первый, второй и третий элементы И 1921 соответственно, первую-шестую группу элементов И 22-27, вторую 20 группу элементов ИЛИ ?8, дешифратор

29 номера отказавшего блока, первый и второй элементы ИЛИ ЗО и 31 соответственно, четвертый элемент 32 И, выход устройства 33 ° Кроме того, блок 25

2 обмена содержит регистр 34 адреса выдаваемых данных и группу 35 элементов И.

В начальный момент в регистр !3 загружается l, в регистр 14 — 2, в зо регистр 12 — 3; при этом на выходе первого коммутатора 10 появляется информация с выходной шины первого резервируемого блока }, на выходе второго коммутатора 11 - второго резервируемого блока 1}} на выходе третьего коммутатора 12 - третьего резервируемого блока 1 ..В счетчик 7 числа. отказавших блоков загружается число 3. Счетчик 9 сбоев устанавливается в ноль.

Предполагается, что все резервируемые блоки работают синхронно и решают одну и ту же задачу, При отсутствии отказов и сбоев в резервируемых

45 и 1 они выд ковую информацию на входы коммутаторов 10-12, которая с выходов этих коммутаторов подается на выходы мажоритарного блока 6. Количество мажоритарных элементов в блоке 6 равно

50 разрядности выходных информационных шин резервируемых блоков, К входам каждого мажоритарного элемента подключены одноименные разряды выходов коммутаторов 10-12. Мажоритарные элементы осуществляют голосование по принципу 2 из 3. Информация с вы" ходов мажоритарных элементов блока

6 является выходной информацией резервированной системы.

Ошибка в резервируемом блоке определяется путем сравнения информации его выхода с восстановленной информацией с выхода блока 6, При ошибке в одном из блоков 1 †} появ3 ляется сигнал несовпадения на выходе соответствующего блока 3-5 сравнения.

На выходе элемента 31 ИЛИ при этом появляется единичный сигнал, который подается на первый вход элемента

32 И и разрешает прохождение тактового кчпульса »а счетный вход счет. чика 9, содержимое которого при этом увеличивается на единицу. Алгоритм различения отказов и сбоев в предлагаемой системе такой же, как и в прототипе. Если ошибка в резервируемом блоке повторяется ш раз подряд, то считается, что он отказал, и он отключается; если ошибка повторилась меньше, чем тп раз, то считается, что имел место сбой и отключение резерви. руемого блока не производится.

В предлагаемой резервированной системе данный алгоритм реализован следующим образом.

При повторении ошибок в резервируемом блоке содержимое счетчика 9 сбоев увеличивается, если все каналы выдают верную информацию, то на выходе элемента 31 ИЛИ появится О, который подается на вход установки в ноль счетчика 9 и обнуляет его. Разрядность счетчика 9 выбрана таким образом, чтобы при достижении им состояния m возникал. сигнал переполнения. Выходы схем сравнения 3-5 подключены к первым входам группы 22-24 элементов И соответственно. При возникновении сигнала несовпадения на выходе одного иэ блоков сравнения этот сигнал разрешает прохождение через соответствующую группу 22-24 элементов ИЛИ номера резервируемого блока, в котором

| произошла ошибка. Этот номер подается на входы второй группы 28 элементов

ИЛИ и с выходов этои группы на входы дешифратора 29, на одном из выходов которого, соответствующем сбившемуся резервируемому блоку. появляется единичный сигнал, который поступает в соответствующий блок обмена и разрешает передачу адреса ячейки памяти. из которой был выдан неверный код, через группу 35 элементов И в резер-вируемый блок. Этот адрес записывается в регистр 34 блока 2 в каждом

10897

7 такте работы системы. Код адреса поступает с соответствующего выхода резервируемого блока на информационные входы регистра 34. На вход синхронизации этого регистра подаются тактовые импульсы, которые указывают, что произошла выдача информации на информационные выходы резервируемого блока. Эти же импульсы поступают на второй вход элемента 32 И. После того !0 как произошел сбой по адресу, принимаемому резервируемым блоком из соответствующего блока обмена, записывается восстановленная информация, которая снимается с выходов 33 мажоритарного блока Ь.

Таким образом, в предлагаемой резервированной системе реализован тот же алгоритм восстановления при сбое, что и в прототипе. 20

Если ошибка на выходе какого-либо резервируемого блока повторится более ш раз, то возникает сигнал переполнения счетчика 9. Этот сигнал проходит через элемент 30 ИЛИ на счетный вход счет- 25 чика 7 и увеличивает его содержимое на единицу. Кроме того, сигнал переполнения счетчика 9 поступает на . вторые входы элементов 19-21 И, на первые входы которых подается сигнал с выхода блока сравнения 3-5 соответственно. При этом на выходе элементов И, который соответствует отказавшему резервируемому блоку, появляется единичный сигнал. Этот сигнал проходит через соответствующий элемент задержки и подается на . вход синхронизации подключенного к этому элементу задержки регистра.

На информационные входы регистров

13-15 подается содержимое счетчика

7, а записывается оно в тот регистр, на вход синхронизации которого пришел синхроимпульс, т.е. в регистр, который соответствует отказавшему резервируемому блоку, при этом на выход коммутатора, соединенного с этим регистром, коммутируется информация из резервируемого блока, номер которого содержится в счетчике 7, т.е. отказавший резервируемый блок заменяется на новый. Система продолжает отключать отказавшие резервируемые блоки до тех пор, пока не останется два исправных резервируемых блока. Разрядность счетчика 7 выбрана таким образом, чтобы при достижении им состояния п-2 возникал сигнал переполнения. Этот сигнал поступает

71 8 на управляющий вход счетчика 7 и ггереводит его из счетного режима в режж приема информации с информационных шин счетчика, которые соедине ны с элементами 8 ИЛИ первой группы, При этом на информационные входы счетчиков 7 через элементы 8 и одну из групп 25,26 или 27 элементов И подается номер одного из исправных резервируемых блоков.

Этот номер выбирается следующим образом. Если отказал резервируемый блок, коммутируемьп первым коммутатором 10, то в счетчике 7 записывается номер резервируемого блока, коммутируемого вторым коммутатором

11. Если отказал резервируемый блок, коммутируемый вторым коммутаторОм

ll, то в счетчике 7 записывается номер резервируемого блока, коммутируемого гретьим коммутатором 12. Если отказал резервируемый блок, коммутируемый третьим коммутатором 12, то в счетчик 7 записывается номер резервируемого блока, коммутируемого первым коммутатором 10. Запись в счетчике 7 производится по сигналу его переполнения, которьп проходит через элемент

30 ИЛИ . Т.е. в двух из трех регистров ., 13-15 окажутся одинаковые номера каналов, следовательно, на выходе мажоритарного блока б будет повторять. ся информация из резервируемого блока, номер которого хранится в двух регистрах управления коммутаторами.

Величина задержки в элементах задержки l6-!8 выбрана таким образом, чтобы синхросигнал на регистры 13-15 поступал после того, как счетчик 7 выдаст сигнал переполнения, изменит режим своей работы, и примет информацию с элементов 8 ИЛИ.

Сравним предложенную резервирован" ную систему и устройство-прототип.

Для определенности рассмотрим восьмикратное резервирование. В известном устройстве реализован алгоритм, когда в формировании выходной информации участвует информация иэ всех резервируемых блоков. В этом случае наиболее просто реализуется голосование, когда значение порога на единицу меньше числа исправных резервируемых блоков» тогда устройство-прототип работает следующим образом:

7 из 8 6 из 7 — "5 из 6-». 4 из 5 — "3 из 4 - 2 из 3 — 1. В предложенной системе алгоритм адаптации следующий: 2 иэ 3 + 5 — 2 из 3 + 4 †«2!

089771

Т а б л и ц а 1

Бло K подсчета числа отЭлементы

И двух

11 вяодовые

К)55ЛИ1

Коммутатор для

n=4

155КП2

Мажоритар" ньй блок !

55ЛАЗ !

55ЛА)

155ЛА2

Блоки

Счетчики сбоев

155НЕ5

Элемент

ИЛИ с числом входов равным п

178ЛИ2 сравнения

155ИПЗ каэав— ших ЭВМ для остальных

155ИЕ5

155КП7

1 45

SO

8 20 из 3 + 3 «2 из 3 + 2 †" 2 из 3 + 1 Н2 иэ 3- 1.

Если пренебречь кратными ошибками, то с точки зрения надежности зти алгоритмы эквивалентны. Под кратной 5 ошибкой в данном случае понимается отказ или сбой, которые имеют место, в резервируемом блоке, в то время как уже есть отказавший, но не отключенный резервируемьй блок. Так как 1О отказавшим считается блок, который выдал ошибку 2-3 раза подряд, то время, затрачиваемое на отключение отказавшего блока, очень мало, а веро. ятность кратной ошибки на несколько 15 порядков ниже вероятности одиночной ошибки. Поэтому отбрасывание кратных ошибок не накладывает сколько-нибудь существенных ограничений на область применения предлагаемой резервиро- 20 ванной системы. В то же время в предлагаемой системе используются мажоритарные элементы, работающие по принципу 2 иэ 3, т.е. наиболее простые, тогда как в известном устройстве 25 для рассматриваемого случая необходим мажоритарный элемент, работающий по принципу "7 из 8", т.е. более сложный.

В известном устройстве для каждого резервируемого блока используется отдельный счетчик сбоев, их общее число равно и-кратности реэервирова ния. Так как кратные ошибки мало вероятны, то количество зтих счетчиков является избыточным. Фактически во времени эти счетчики используются последовательно. Поэтому в предлагаемой системе счетчик сбоев всего один.

Сравним аппаратные затраты, необходимые для реализации устройствапрототипа и предлагаемой вычислительной системы. Рассмотрим случаи и=

=4,5,6,7 и 8 ° Предположим, что резервируемые блоки выдают 8-ми разрядные слова. Лпгаратные затраты (в корпусах

HC) на реализацию известного устройства показаны в табл.!, а на реализа" цню предложенной резервируемой системы — в табл.2.

В предлагаемой резервированной системе обеспечивается значительное сокращение аппаратных затрат.

7 1 113

8 1 126

1089771

Таблица 2

Кратность

Двухвходовые элементы И

К155ПИ1

Блоки

Дешифратор

155ИДЗ четчетик сбоев

155ИЕ5 сравнения

155ИПЗ ик резервирования

9 6

4 2

6 3

12 l

24

3 54

Тираж 783 Подписно филиал тп o òò М .Ужгород, ул,дроек

6 6

7 6

8 6

Элементы

ИЛИ

176

ЛЕ10

Иажоритар ный блок

155ЛА

155ËÀ

Коммутаторы для

n=4

155ИПЗ

6 24

6 24

6 24 исла тказав ших бло ков 155

ИЕ5

Регистры управления коммут

i торами

155ИР1

3 54

3 54

3 54