Частотный дискриминатор

Частотный дискриминатор

Иллюстрации

Показать все

Реферат

 

ЧАСТОТНЫЙ ДИСКРИМИНАТОР, содержащий счетчик импульсов, элемент И и п каналов дискриминации, каждый из которых включает элемент И и асинхронный триггер, первый вход которого подключен к входу установки в нуль счетчика импульсов и входной шине, отличающийся тем, что, с целью повышения функциональной надежности при одновременном упрощении, в него введены синх- . ронный -триггер, вход установки в единицу и информационный вход которого подключены к входной шине, прямой выход - к первому входу элемента И, и элемент ИЛИ, выход которого соединен с тактовым входом синхронного триггера, а в каждый канал дискриминации введен синхронный триггер, прямой выход которого соединен с первым входом элемента И данного канала и информационным входом синхронного триггера последующего канала дискриминации , инверсный выход - с вторым входом асинхронного триггера данного канала дискриминации, выход которого подключен к соответствующей вь1ходной щине и входу установки в нуль синхронного триггера данного канала диi скриминации, причем вторые входы всех элементов И подключены к соответс (Л d вующим выходам счетчика импульсов, их выходы - к входам элемента ИЛИ, ПРИ этом тактовые входы всех синхронных триггеров каналов дискриминации соединены с входом синхронного триггера, а вход счетчика Импульсов подключен к шине тактовых импульсо 00 сов. IND со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

З1511 H 03 К 5/26

I !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3544841/18-21 (22) 24.01.83 (46) 07,05.84. Бюл. У 17 (72) С.В.Смирнов, Л.Е.Лобаченко, Е.А.Пищик и M.Ï.Ñìèðíoâà (53) 621.374.3 (088.8) (56) 1. Патент ФРГ Ф 2152824, кл. С. 01 R 23/02, 1974.

2. Авторское свидетельство СССР

Ф 885915, кл. q 01 R 23/02, 1979. (54)(57) ЧАСТОТНЫЙ ДИСКРИМИНАТОР, содержащий счетчик импульсов, элемент И и каналов дискриминации, каждый из которых включает элемент И и асинхронный триггер, первый вход которого подключен к входу установки в нуль счетчика импульсов и входной шине, отличающийся тем, что, с целью повышения функциональной надежности при одновременном упрощении, в него введены синхронный триггер, вход установки в еди. ницу и информационный вход которого подключены к входной шине, прямой

ÄÄSUÄÄ 1091329 А выход — к первому входу элемента И, и элемент ИЛИ, выход которого соединен с тактовым входом синхронного триггера, а в каждый канал дискриминации введен синхронный триггер, прямой выход которого соединен с первым входом элемента И данного канала и информационным входом синхронного триггера последующего канала дискриминации, инверсный выход — с вторым входом асинхронного триггера данного канала дискриминации, выход которого подключен к соответствующей выходной шине и входу установки в нуль синхронного триггера данного канала дискриминации, причем вторые входы всех элементов И подключены к соответсвующим выходам счетчика импульсов, их выходы — к входам элемента ИЛИ, при этом тактовые входы всех синхронных триггеров каналов дискриминации соединены с входом синхронного триггера, а вход счетчика Импульсов подключен к шине тактовых импульсов.

1 10913

Изобретение относится к импульсной технике и может найти применение в качестве и-канального фильтра для различения импульсных сигналов по частоте в полосе частот.

Известен частотный дискриминатор, состоящий из и каналов, каждый из которых содержит одновибратор, два элемента И, элемент ИЛИ, интегратор и триггер (13

1О

Указанное устройство обеспечивает только определение факта наличия, на выходе импульсов данной частоты без сохранения параметров этих импульсов. t5

Наиболее близким к предлагаемому является частотный дискриминатор, содержащий дополнительный триггер,,дополнительный счетчик импульсов, дополнительный элемент совпадения, 2Î входы которого соединены с входом установки в нуль счетчика импульсов, и выходом дополнительного триггера, первый вход которого подключен к выходу дополнительного счетчика импуль- 25 сов, второй вход — к выходу элемента эадежки и и каналов, каждый из которых содержит входной элемент И, первый вход которого соединен с шиной эталОнного сигнала втОрОЙ вхОд под 3д ключен к выходу первого триггера, первый вход которого соединeí с выхо, дом входного элемента И, а второй вход — с входной шиной, выходной элемент И, первый вход которого подключен к входной шине, и второй триг35

rep, включенный между выходом счетчика импульсов и вторым входом выходного элемента И, причем вторые входы первого и второго триггеров в

40 каждом, кроме последнего, канале сое динены с выходом второго триггера последующего канала, вторые входы первого и второго триггеров последнего канала соединены с выходом допол" кительного счетчика импульсов, один

45 вход которого подключен к выходу входного элемента И и-го канала, а второй вход — к входной шине, которая через элемент задержки соединена с третьими входами вторых триггеров всех каналов f23

Недостатками известного устройства являются низкая функциональная надежность и сложное схемное решение, . 1

Цель изобретения — повышение функциональной надежности при одновре-менном упрощении устройства.

29

Поставленная цель достигается тем, что в частотный дискриминатор, содержащий счетчик импульсов, элемент И и и каналов дискриминации, кажцый из которых включает элемент И и асинхронньяи триггер, первый вход которого подключен к входу установки в нуль счетчика импульсов и входной шине, введены синхронный триггер, вход установки в единицу и информационный вход которого подключены к входной шине, прямой выход — к первому входу элемента

И, и элемент ИЛИ, выход которого соединен с тактовым входом синхронного триггера, а в каждый канал дискриминации введен синхронный триггер, прямой выход которого соединен с первым входом элемента И данного канала и информационным входом синхронного триггера последующего канала дискриминации, инверсный выход — с вторым входом асинхронного триггера,цанного канала дискриминации, выход которого подключен к соответствующей выходной шине и входу установки в нуль синхронного триггера данного канала дискриминации, причем вторые входы всех элементов И подключены к соответствующим выходам счетчика импульсов, их выходы — к входам элемента

ИЛИ, при этом тактовые входы всех синхронных триггеров каналов дискриминации соединены с. входом синхронного триггера„ а вход счетчика импульсов подключен к шине тактовых импульсов.

На чертеже приведена функциональная схема частотного дискриминатора.

Частотный дискриминатор содержит источник 1 импульсов, каналы 2 дискриминации, триггер 3 синхронный, элемент И 4, элемент ИЛИ 5, входную шину 6, шину 7 тактовых импульсов и выходные шины 8. Каждый из каналов 2 дискриминации включает триггер 9, синхронный, триггер 10 асинхронный и элемент И 11.

В каждом канале 2 прямой выход триггера 9 соединен с первым входом элемента И 11 данного канала 2 и информационным входом триггера 9 последующего канала 2. Инверсный выход триггера 9 соединен с вторым входом триггера 10, выход которого подключен к выходной шине 8 данного канала и входу установки в нуль триггера

9. Вход установки в единицу и информационный вход триггера 3 объединены и подключены к входной шине б, к

3 10913 которой подключены также первые входы всех триггеров 10 и вход установки в нуль счетчика 1. Вход счетчика

1 подключен к шине 7 тактовых импульсов. Вторые входы элемента И 4 всех элементов И ll подключены к

5 соответствующим выходам счетчика 1.

Выходы элемента И 4 и всех элементов

И 11 соединены с входаии элемента

ИЛИ 5, выход которого падклю- 0 чен к тактовым входам триггера 3 и всех триггеров 9, Прямой выход триггера 3 соединен с первым входом элемента И 4 и информационным входом триггера 9 первого канала 2, 15

Триггер 10 каждого канала 2 выполнен на двух элементах И-НЕ.

Количество вторых входов у элементов 4 и И ll может быть различным и определяется кодовой комбинацией, которую дешифрует соответствующий элемент 4 или И 11.

Чпстотный дискриминатор работает следующим образом.

При включении напряжения питания низкий потенциал, присутствующий на входной шине 6, и импульсы тактовой частоты, поступающие на шину 7, приводят частотный дискриминатор в состояние, при котором триггер 9 и триггер

ЗО

10 каждого канала 2, а также триггер

3 обнулены (на прямых выходах этих триггеров присутствует низкий потенциал, а на инверсных — высокий). Счетчик 1 импульсов считает импульсы тактовой частоты и может периодически переполняться, но кодовые комбинации . счетчика I импульсов не дешифруются элементами И 11 каналов 2 и элементом

И 4, так как появление сигнала дешиф30 рации на выходе каждого из этих элементов запрещена низким потенциалом, поступающим с прямого выхода соответствующего синхронного триггера.

При поступлении на входную шину 6 первого входного импульса счетчик 1

45 импульсов обнуляется, одновременна происходит установка триггера 3 в единичное состояние, Таким образом, частотный дискриминатор оказывается приведенным в исходное состояние, т.е. подготовлен к различению по частоте входных импульсов, следующих на шину 6 °

По окончании на входной шине 6

J импульса в счетчик 1 импульсов начинают поступать тактовые импульсы.

Верхиою границу частоты среза первого канала 2 определяет кодовая

2 . 4 комбинация, дешифруемая элементом

И 4. Нижняя граница частоты среза первого канала определяется кодовой комбинацией, дешифрируемой элементам И 11 первого канала 2, в то же время нижняя граница частоты среза для первого канала является верхней границей частоты среза для второго канала 2, а нижняя граница частоты среза для второго канала 2, которая определяется кодовой комбинацией дешифрируемой элементом И 11 второго канала, является верхней границей

> частоты среза для третьего канала и -т.д.

При появлении в счетчике 1 кодовой комбинации, на которую настроен элемент И 4, этот элемент переключается и на его выходе формируется высокий потенциал, поступающий на выход элемента ИЛИ 5.

Фронтом высокого потенциала, паявляющ мся на выходе элемента ИЛИ 5, производится установка синхронного триггера 9 первого канала 2 в единичное состояние и установка синхронного триггера 3 в нулевое состояние, а также подтверждение нулевога состояния синхронных триггеров

9 остальных каналов 2. Появление

% низкого потенциала на прямом выходе синхронного триггера 3 закрывает элемент И 4, что приводит к появлению низкого потенциала на выходе элемента ИЛИ 5.

Появление низкого потенциала на инверсном выходе синхронного триггера 9 первого канала 2 подготавливает асинхронный триггер 10 к отработке входного импульса. При появлении входного импульса на шине 6

oI. инвертируется асинхронным триггером 10 первого канала 2 и поступает на шину 8 этого канала. Появление входного импульса на шине 6 вызывает обнуление счетчика 1 импульсов, При появлении выходного импульса на шине 8 первого канала 2 производится переключение синхронного триггера 9 этого канала в исходное нулевое состояние. Однако асинхронный триггер 10 первого канала 2 не переключается в течение длительности входного импульса на шине 6, По окончании импульса на шине 8 первого канала 2 частотный дискриминатор ака-. зывается приведенным в исходное состояние и начинается процесс различе1091329 ния по частоте следующих входных импульсов.

Если входной импульс на шине 6 не появляется после установления в единичное состояние синхронного триггера

9 первого канала 2 и обнуления синхронного триггера 3, то через некоторое время в счетчике 1 импульсов появляется кодовая комбинация, на которую настроен элемент И II первого канала

2. Сигнал с выхода элемента И 11 пер- . у вого канала 2 проходит на выход эле мента ИЛИ 5.Фронтом сигнала на выходе элемента ИЛИ 5 производится установка в единичное состояние синхронного 15 триггера 9 первого канала 2, а также подтверждение нулевого состояния синхронных триггеров 9 остальных каналов 2 и синхронного триггера 3.

При появлении входного импульса на 6 20 он инвертируется асинхронным триггером 10 второго канала 2 и поступает на шину 8 этого канала 2.. г

Если входной импульс на шине 6 не появляется после установления в еди- 25 ничное состояние синхронного тригге ра 9 последующего канала 2 и обнуления синхронного триггера 9 предыдущего канала 2,то через некоторое время в счетчике 1 импульсов появляется ЗО кодовая комбинация, на которую настроен элемент И 1! последующего канала. При появлении входного импульса

-на шине Ь процесс формирования импульса на шине 8 последующего канала аналогичен рассмотренному процессу формирования импульса на шине 8 первого или второго ка;налов 2.

Таким образом, если частота входных импульсов находится в полосе прозрачности частотного дискриминатора, то входной импульс инвертируется асинхронным триггером 10 одного из каналов 2 и поступает на шину 8 этого канала,. По окончании входного импульса частотный дискриминатор с исходного состояния начинает процесс различения по частоте следующих входных импульсов.

Если частота входных импульсов на шине 6 лежит выше верхней границы частоты среза первого канала 2 или ниже нижней границы частоты среза и-го канала 2, то входные импульсы не проходят на шину 8 ни одного из каналов, так как синхронные триггеры

9 всех каналов будут обнулены и высокий потенциал с прямого выхода каждого из синхронных триггеров 9 запрещает переключение соответствующего асинхронного триггера 10.

Таким образом, на выходах соответствующих каналов 2 частотного дискриминатора производится выделение входных импульсов, частота следования которых находится в полосе прозрачности этих каналов.

Предлагаемый частотный дискриминатор приводится в исходное состояние и оказывается подготовленным к обработке следующего входного импульса предыдущим входным импульсом, т.е. имеет практически нулевое время подготовки в обработке входного импульса.

При этом он имеет по сравнению с устройством-прототипом более простое схемное решение.

1091329

Составитель С.Николаев .Редактор А.Власенко Техред С.Мигунова Корректор Л.Пилипенко

Заказ 3098/53

Тираж 862 Подписное

ВНИИПИ Государственного комитета С .СР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужгород, ул. Проектная, ч