Пороговый элемент

Пороговый элемент

Иллюстрации

Показать все

Реферат

 

1. ПОРОГОВЬЙ ЭЛЕМЕНТ, содержащий генератор тактовых импульсов , счетный узел, К разрядов распределителя , где К - число входов, D -триггер и элемент ИЛИ, входы которого соединены с выходами разрядов распределителя, тактовые входы которых соединены с выходом генератора тактовых импульсов, а выход счетного узла соединен с D -входом D -триггера, выход которого соединен с выходом порогового элемента, о т личающий .ся тем, что, с. целью повышения быстродействия, в него введень К блоков -коммутаций, К +1-Й и К +2-Й разряды распределителя и блок сброса, первый и второй выходы которого соединены соответ ственно с тактовым входом D-триггера и входом сброса счетного узла,который соединен с входами сброса разрядов распределителя, тактовые входы k+1-го иК+2-го разрядов распределителя соединены с выходом генератора тактовых импульсов,счетный .ратора тактовых импульсов,счетный вход счетного узла соединен с выходом элемента ИЛИ, выход К+1-го разряда распределителя соединен с первым входом блока сброса, второй и третий входы которого соединены соответственно с выходом генератора тактовых импульсов и выходом счетного узла, входы порогового злемента соединены с информационными входами блоков коммутации, управляющие гаииы М-го блока коммутации, где 1, 2...,k , соединены с управляющими выводами М -го разряда распределителя , первые и вторые управляющие выводы К+1-ГО разряда распределителя соединены соответственно с выходами переноса К-го блока коммутации i и с первыми управляющими выводами К+2-ГО разряда распределителя, вто (Л рые управляющие выводы которого соединены с входами переноса первого блока коммутации, выходы переноса каяадого из блоков коммутации, кроме последнего, соединены с входами переноса следующего блока коммутаUD ции. 2, Элемент по п.1, отлича:о ющий с я тем, что разряд распре4:: делителя содержит триггер и два 4 элемента И-НЕ, причем выход первого элемента И-НЕ соединен с входом сброса триггера, прямой выход которого соединен с первым входом второго элемента И-НЕ, второй вход и выход которого соединены соответственно с тактовым входом разряда распределителя и первым входом первого эле мента И-НЕ, управляющие выводы разряда распределителя соединены с входом установки триггера, инверсным выходом триггера, третьим входом второго элемента И-НЕ, прямым вы

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

09) (10

31 11 Н 03 К 19/23

ОПИСАНИЕ ИЗОБРЕТ

Н ABTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3456032/18-21 (22) 23.06.82 (46) 07.05.84. Бюл, М - 17 (72) O.Н.Музыченко и H.Т.Музыченко (53) 681.325.65(088.8) (56) 1. Hurst S.L.Dil;ital-summation

threshdd 1ogic ра es: à new circuit

element. — " Procuolinp of IEEE, 1973, чо1,120, Ф 1,November, р.13011307.

2. Патент С!ЧА К 4027175, кл. Н 03 К 1942, 1977 (прототип), (54) (57) l . ПОРОГОВЬГЙ ЭЛЕМЕНТ, содержащий генератор тактовых импульсов, счетный узел, k разрядов распределителя, где V — число входов, D --т-.риггер и элемент ИЛИ, входы которого соединены с выходами разрядов распределителя, тактовые входы которых соединены с выходом генератора тактовых импульсов, а выход счетного узла соединен с Р -входом

D -триггера, выход которого соединен с выходом порогового элемента, о т л и ч а ю щ и й.с я тем, что, с. целью повышения быстродействия, в него введены К блоков .коммутаций, K +1-й и К +2-й разряды распределителя и блок сброса, первый и второй выходы которого соединены соответ:ственно с тактовым входом D-триггера и входом сброса счетного узла, который соединен с входами сброса разрядов распределителя, тактовые входы

k+1.-ro и К+2 — го разрядов распределителя соединены с выходом генератора тактовых импульсов, счетный ратора тактовых импульсов, счетный вход счетного узла соединен с выходом элемента ИЛИ, выход k +I-ro разряда распределителя соединен с первым входом блока сброса, второй и третий входы которого соединены соответственно с выходом генератора тактовых импульсов и выходом счетного узла, входы порогового элемента соединены с информационными входами блоков коммутации, управляющие шины

И-го блока коммутации, где М = 1, 2..., К, соединены с управляющими выводами М -ro разряда распределителя, первые и вторые управляющие выводы К +1-го разряда распределителя соединены соответственно с выхода ми переноса К -го блока коммутации и с первыми управляющими выводами

К+2-ro разряда распределителя, вторые управляющие выводы которого сое. динены с входами переноса первого блока коммутации, выходы переноса каждого из блоков коммутации, кроме последнего, соединены с входами переноса следующего блока коммутации.

2. Элемент по п.1, о т л и ч а— ю шийся тем, что разряд распределителя содержит триггер и два элемента И-НЕ, причем выход первого элемента И-НЕ соединен с входом сброса триггера, прямой выход которого соединен с первым входом второго элемента И-НЕ, второй вход и выход которого соединены соответственно с тактовым входом разряда распределителя и первым входом первого эле мс-.нта И†HF., управляющие выводы разряда распределителя соединены с входом установки триггера, инверсным выходом триггера, третьим входом второго элемента И-НГ, прямым ны!

091344

1Î

ll5 ходом триггера, выходом второго элемента И-НЕ и вторым входом первого элемента И-HF.

3. Элемент по п.2, о т л и ч а— ю щ и Й с я тем, что в разрядах

Распределителя с первого по k -й выход соединен с установочным входом триггера, а вход сброса для разрядов распределителя с первого по М +1-й соединен с дополнительным входом сброса триггера, в К +1-м разряде

Распределителя выход соединен с прямым выходом триггера, а в последнем разряде вход сброса соединен с дополнительным входом установки триггера.

4. Элемент по п.1, о т л и ч а ющ и Й с я тем, что блок коммутации содержит три коммутатора, информационные входы которых соединены с информационным входом блока коммутации, входы переноса которого соединены с входами переноса первого и второго коммутаторов и выходом переноса третьего коммутатора, выходы переноса блока коммутации соединены с выходами переноса первого и второго коммутаторов и входом переноса третьего коммутатора, а управляющие щины блока коммутации соединены с выводами управления коммутаторов.

5, Элемент по и 4, о т л и ч а юшийся тем, что коммутатор со—

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения различных устройств обработки дискретной информации.

Известен пороговый элемент, содер жащий генератор тактовых импульсов, сканирующий мультиплексор, состоящий из регистра сдвига, соединенного выходами. с входами группы элементов И, вторые входы которых являются входами порогового элемента, а выходы соединены с входами элемента ИЛИ, выходы мультиплексора соединены с входом накопителя, состоящего из регистра сдвига или счетчика с детектором, и выходного тригдержит дяа элемента ЗАПРЕТ, элемент

И-НЕ с инверсными входами и элемент

И, выход которого соединен с выходом переноса коммутатора, информационный вход которого соединен с прямыми входами элементов ЗАПРЕТ и первым входом элемента И-НЕ с инверсными входами, второй вход и выход которого соединены соответственно с входом переноса коммутатора и первым входом элемента И, второй вход которого соединен с выходом первого элемента ЗАПРЕТ, вход переноса коммутатора соединен с инверсным входом второго элемента ЗАПРЕТ, а выводы управления коммутатора соединены с инверсным входом первого элемента

ЗАПРЕТ и выходом второго элемента

ЗАПРЕТ.

6, Элемент по п.1 о т л и ч а юшийся тем, что блок сброса содержит элемент И, элемент ИЛИ и элемент ЗАПРЕТ, причем первый вход блока сброса соединен с первым входом элемента ИЛИ, выход которого соединен с первыми входами элементов И и ЗАПРЕТ, выходы которых соединены соответственно с первым и вторым выходами блока сброса„ второй и третий входы которого соединены с вторым входом элемента И и вторым входом элемента ИЛИ, а второй инверсный вход элемента ЗАПРЕТ соеди нен с вторым входом блока сброса. гера, информационный вход которого соединен с выходом накопителя (11, Недостатком этого порогового элемента является относительно низкое быстродействие, Наиболее близким техническим ре— щением к предложенному является пороговый элемент, содержащий генератор тактовых импульсов, счетный узел, К разрядов распределителя, где К— число входов, D-триггер и элемент

ИЛИ, входы которого соединены с выходами разрядов распределителя,тактовые входы которых соединены с выходом генератора тактовых HMIIóëüñoâ, а выход счетного узла соединен с

D-входом D- pzrrcpa, выход которого

1091344 4

55 соединен с выходом порогового элемента (2) .

Недостатком этого йорогового элемента является относительно низкое быстродействие.

Цель изобретения — повышение быстродействия порогового элемента.

Поставленная цель достигается тем, что н пороговый элемент, содержащий генератор тактовых импульсов, счетный узел, k разрядов распределителя, где К вЂ” число входов, D-триггер и элемент ИЛИ, входы которого соединены с выходами разрядов распределителя, тактовые входы которых соединены с выходом генератора тактовых импульсов, а выход счетного узла соединен с D-входом О-триггера, выход которого соединен с выходом порогового элемента, введено k, блоков коммутации, К+1-й и К+2-й разряды распределителя и блок сброса, первый и второй выходы которого соединены соответственно с тактовым входом D-триггера и входом сброса счетного узла, который соединен с входами сброса разрядов распределителя, тактовые входы,К+1-ro и К+2-го разрядов распределителя соединены с выходом генератора тактовых импульсов, счетный вход счетного узла соединен с выходом элемента ИЛИ> выход К+1-го разряда распределителя соединен с первым входом блока сброса, второй и третий входы которого соединены соответственно с выходом генератора тактовых импульсов и выходом счетного узла, входы порогового элемента соединены с информационными входами блоков коммутации, управляющие шины М-го блока коммутации, где M = 1,2,..., К, соединены с управляющими выводами M — ro разряда распределителя, первые и вторые управляющие выводы К+1-ro разряда распределителя соединены соответственно с выходами переноса К -го блока коммутации и с первыми управляющими выводами К+2-ro разряда распределителя, вторые управляющие выводы которого соединены с входами переноса первого блока коммутации, выходы переноса каждого из блоков коммутации, кроме последнего, соединены с входами переноса следующего блока коммутации.

Разряд распределителя содержит триггер и два элемента И-HP., причем

10 !

ЗО

40 выход первого элемента И-НЕ соединен с входом сброса триггера, прямой выход которого соединен с первым входом второго элемента И-НЕ, второй вход и выход которого соединены соотнетственно с тактовым входом разряда распределителя и первым входом первого элемента И-НЕ, управляющие выводы разряда распределителя соединены с нходом установки триггера, инверсным выходом триггера, третьим входом нторого элемента

И-НЕ, прямым выходом триггера, третьим входом второго элемента И-НЕ, пря. мым выходом триггера, выходом второго элемента И-HE и вторым входом пер ного элемента И-HF..

Кроме того, н разрядах распределителя с первого К-й выход соединен с установочным входом триггера, а вход сброса для разрядов распределителя с первого по К+1-й соединен с дополнительным входом сброса триггера,в К+1-м разряде распределителя выход соединен с прямым выходом триггера, а в последнем разряде вход сброса соединен с дополнительным входом установки триггера, Блок коммутации содержит три коммутатора, информационные входы которых соединены с информационнъпк входом блока коммутации, входы переноса которого соединены с входами переноса первого и второго коммутаторов и выходом переноса третье.

ro коммутатора, выходы переноса блока коммутации соединены с выходами переноса первого и второго коммутаторов и входом переноса третьего коммутатора, а управляющие шины блока коммутации соединены с выводами управления коммутаторов.

Коммутатор содержит два элемента

ЗАПРЕТ, элемент И вЂ” НГ с инверсными входами н элемент И, выход которого соединен с выходом переноса коммутатора, информационный вход которого соединен с прямыми входами элементов

ЗАПРЕТ и первым входом элемента И-HF. с инверсными входами, второй вход и выход которого соединены соответственно с входом переноса коммутатора и первым входом элемента И, второй вход которого соединен с выходом первого элемента ЗАПРЕТ, вход переноса коммутатора соединен с инверсным входом второго элемента ЗАПРЕТ, а выводы управления коммутатора соеди1091344 нены с ичверсным входом первого элемента ЗАПРЕТ и выходом второго элемен. та ЗАПРЕТ, Блок сброса содержит элемент И, элемент ИЛИ и элемент ЗАПРЕТ, причем 5 первый вход блока сброса соединен с первым входом элемента ИЛИ, выход которого соединен с первыми входами элементов И и ЗАПРЕТ, выходы которых соединены соответственно с первым 1О

v вторым выходами блока сброса, второй и третий входы которого соединены с вторым входом элемента И и вторым входом элемента ИЛИ, а второй инверсный вход элемента ЗАПРЕТ соеди- !5 нен с вторым входом блока сброса, На фиг.1 показана структурная схема порогового элемента; на фиг.2 структурные схемы разряда распределителя и блока коммутации; на фиг.3 20 и 4 — примеры реализации коммутаторов на фиг.5 — структурная схема счетного узла; на фиг.6 — структурная схема блока сброса, 25

Пороговый элемент содержит генератор 1 тактовых импульсов, счет.ный узел 2, K+2 разрядов распреде1лителя 3=1-3=К, где К вЂ” число входов, D-триггер 4, К блокон коммута- gEE ции 5 1-5=K, блок 6 сброса и элемент

ИЛИ 7, входы которого соединены с выходами разрядов распределителя

3 1-3К, тактовые входы которых соединены с выходом генератора 1 тактовых импульсов,а выход счетного узла

2 соединен с D-входом D-триггера 4, выход которого соединен с ныходом 8 порогового элемента.

Первый и второй выхода блока 6 сброса соединены соответственно с тактовым входом D-триггера и входом сброса счетного узла 2, который соединен с входами сброса разрядов распределителя 3=1-З=K+2 тактовые нхоt

45 ды К+l-ro, 3=К+1 и К+2-ro 3=К+2 разрядов распределителя соединены с выходом генератора 1 тактовых импульсов, счетный вход счетного узла

2 соединен с выходом элемента ИЛИ 7, выход К+1-го разряда 3=K+1 распре50 делителя соединен с первым входом блока 6 сброса, второй и третий входы которого соединены соответственно с выходом генератора 1 тактовых импульсов и выходом счетного узла 2, входы 9 порогового элемента соединены с информационными входами блоков коммутации 5=1-5=К, упранляю щие нины М-r o блока и коммутации

5=М, где М=1,2,...,К, соединены с управляющими выводами М-го разряда

З=М распределителя, управляющие выводы K+I-ro разряда 3=К+! распределителя соединены с выходами переноса К-ro блока коммутации 5=К и управляющими выводами К+2-го разряда 3=К+? распределителя, которые соединены с входами переноса первого блока коммутации 5=1, ныходы переноса каждого из блоков коммутации,кроме последнего 5=К, соединены с входами переноса следующего блока коммутации.

Разряд распределителя содержит триггер 10 и два элемента И-НЕ 11 и 12, выход первого элемента И-НЕ 11 соединен с входом сброса триггера

10, прямой выход которого. соединен с первым входом второго элемента

И-НЕ 12, второй вход и выход которого соединены соответственно с тактовым входом разряда распределителя и первым входом первого элемента И-НЕ

11, управляющие выводы разряда pac— пределителя соединены с входом установки триггера 10, инверсным выходом триггера 10, третьим входом второго элемента И-НЕ 1?, прямым выходом триггера, выходом второго элемента И-HF 1? и вторым входом первого элемента И-НЕ 11. В разрядах распределителя с первого по К-й выход соединен с установочным входом триггера !0, а вход сброса для разрядов распределителя с первого по К+1-й соединен с дополнительным входом сброса триггера. 10, в К+1-м разряде распределителя выход соединен с прямым выходом триггера 10„ а в последнем разряде вход сброса соединен с дополнительным входом устанонки триггера 10.

Блок коммутации содержит три коммутатора 13=1-13=3, информационные входы которых соединены с информационным входом 14 блока коммутации, входы переноса 15 которого соединены с входами переноса первого 13=1 и второго 13=3 коммутатора и выходом переноса третьего коммутатора

13=3, выходы переноса 16 блока коммутации соединены с выходами переноса первого 13=1 и второго 13=3. комм таторон и входом переноса третьего

13=3 коммутатора, а управляющие нины

1091344 блока коммутации соединены с выводами управления коммутаторов 13=1-13=3.

Один из вариантов реализации коммутатора (фиг.3) содержит два элемента ЗАПРЕТ 17 и 18, элемент И-НЕ 19 5 с инверсными входами и элемент И 20, выход которого соединен с выходом переноса коммутатора, информационный вход которого соединен с прямыми входами элементов ЗАПРЕТ 17 и 18 и первым входом элемента И-HF. 19 с инвесрными входами, второй вход и выход которого соед:.:.ены соответственно с входом переноса коммутатора и первым входом элемента И ?О, второй вход которого соединен с выходом первого элемента ЗАПРЕТ 17, вход переноса коммутатора соединен с инверсным входом второго элемента

ЗАПРЕТ 18, я выводы управления коммутатора соединены с инверсным входом первого элемента ЗАПРЕТ 17 и выходом второго злементя ЗАПРЕТ 18.

Вариант структурной схемы коммутатора ня зиг.4 имеет янялогичную конструкцию с точностью до инверсии входных и выходных сигналов и содержит элементы ЗАПРЕТ 21, два элемента

И 22 и 23 и элемент 11ЛИ 24.

Счетный узел содержит счетчик 25 0 и дешифратор ?6, выход и входы которого соединены соответственно с выходом счетного узла и выходами счетчика 25, счетный вход и вход сброса соединенлt с одноименными входами счетного узла. Блок сброса содержит злемент И 27, элемент ИЛИ

28 и элемент ЗАПРЕТ 29, первый вход блока сброся соединен с первым входом элемента ИЛИ ?8, выход которого 40 соединен с первыми входами элементов

И 27 и ЗАПРЕТ 29, выходы которых соединены соответственно с первым и вторым выходами блока сброса, а второй и третий входы которого соединены с вторым входом элемента

И 27 и вторым входом элемента ИЛИ

28, а второй инверсный вход элемента

ЗАПРЕТ 29 соединен с вторым входом блока сброса. 50

Функционирование порогового элемента происходит следующим образом °

В исходном состоянии счетный узел

2 и разряды 3=1-3=К+2 распределителя и триггер 4 сброг ены. При этом в еди- ничном состоянии находится разряд

3-(К+2) распреде.зителя, а остальные разряды в нулевом. Разряды 3=1-3=

=K+2 распределителя с блоками коммутации 5=1-5 К и элементом ИЛИ 7 образуют управляемый сканирующий мультиплексор, который в течение цикла работы опрашивает все входы 9 порогового элемента, на которые поданы единичные потенциалы, а точнее, формирует на выходе элемента ПЛИ 7 последовательность иэ pl единичных импульсов, где m — число единичных логических сигналов на входах 9 порогового элемента, т,е. преобразует количество единичных логических сигналов на входах 9 в унитарный код, Последнее осуществляется следующим образом.

Если на входную г(ину Х; подан нулевой логический сигнал, то блок

5=i коммутации отключает входы и выходы разряда 3=1 распределителя и работает в режиме трансляции сигналов, поступающих на его входы с выходов блоков 5 = (i + 1) и 5 = (..-1 коммутации на входы блоков 5

=(i — 1) и 5=(i+1) соответственно. Если

Х; = 1, то блок 5 = i коммутации подключает входы и выходы разряда

3-i распределителя к входу и выходам блока 5=(i-1) и 5=(i+1) коммутации. В результате все разряды распределителя, для которых Х, = 0 оказываются отключены и образуется распределитель только из разрядов, для которлм Х„ = 1. При подаче тактовых импульсов осуществляется последовательное формирование ня выходе элемента ИЛИ 2 импульсов по числу разрядов входного кода, для которых

Х, = 1, Таким образом исключается опрос входных щин, для которых Х 0. что и обеспечивает повышение быстродействия. ормируемые на выходе элемента ИЛИ 7 импульсы считаются счетным узлом 2. Функционирование, таким образом, происходит либо до заполнения счетного узла 2, что имеет место при ? Х; > a, либо до опроса всех вхо! дов ., при з Х, с а, где а — порог.

В первом случае при заполнении счетного узла 2 в момент прихода на его вход а — го импульса на его выходе формируется единичный логический сигнал, который поступает на вход D-триггера 4 и третий вход блока сброса 6. При этом ня выходе блока сброса 6, соединенном с входом разрешения записи D триггера 4, форми— руется разрешающий сигнал и на выходе

1 091

D-триггера 4 появляется единичный

1 логический сигнал. По окончании тактового импульса разрешающий сигнал 1 на выходе блока сброса 6, соединенном с входом триггера 4, пропадает, а на его втором выходе появляется сигнал сброса,f поступающий на входы, сброса разрядов распределителя импульсов и счетного узла 2, устанавливая их в исходное состояние. После сброса 10 счетного узла 2 едииичнь:й логический сигнал на его выходе пропадает и сигнал сброса на втором выходе блока

6 сброса оканчивается.

Во втором случае Й М, (а заполнения 1g

1 счетного узла 2 не происходит. Единичный сигнал поступает иа блок 6 сброса с выхола разряда 3=(п+1) распределителя после опроса последнего входа X, l в момент прихода очередного тактового импульса. При этом в тече иие длительности тактового импульса происходит зались в триггер 4 нуле344 вого логического сигнала с выхода счетного узла 2, а по его окончании сброс счетного узла 2 и разрядов распределителя. После сброса разрядов распределителя единичный логический сигнал на выходе разряда 3=(п+1) пропадает и сигнал сброса оканчивается.

Цикл работы устройстна окончен, в Э-триггер 4 записан результат, Все блоки возвращены в исходное состояние. Со следующего такта начинается новый цикл работы порогового элемента.

Устройство обеспечивает повышение быстродействия порогового элемента, так как цикл работы предложенного устройства составляет: у1 и Х + 1 при с . Х, cl

Ы 1

2 У\ а при gg,)д

1091344

pvz.

1091344

Составитель О. Скворцов редактор щ.Ковач Техред С.Легеза Корректор

Заказ 3100/54 Тираж .8б2 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, W-35, Раушская наб,, д, 4/5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4