Устройство для цифрового воспроизведения функции "косинус

Устройство для цифрового воспроизведения функции "косинус

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ВОСПРОИЗВЕДЕНИЯ ФУНКЦИИ КОСИНУС, еодержащее первый и второй региетры, первый и второй еумматоры и блок управления , причем информационный вход устройетва еоединен е первым информационным входом первого региетра, выход которого, являющийся выходом устройетва, подключен ео сдвигом на фикеированное число разрядов вправо к первому входу первого сумматора и со сдвигом на один разряд влево к первому входу второго еумматора и к информационному входу второго регистра, выход которого соединен с вторым входом второго сумматора, отличающееся тем, что, с целью повышения быстродействия , в устройство введен коммутатор , а блок управления содержит триггер, элемент ИЛИ, элемент задержки, элемент И, причем вход запуска устройства подключен к входу элемента задержки и первому входу элемента ИЛИ, выход которого соединен с управляющими входами первого и второго регистров, тактовый вход устройства подключен к первому входу элемента И, выход которого соединен с вторым входом элемента ШШ, выход элемента задержки подключен к входу триггера, инверсный выход которого (Л С соединен с вторым входом элемента И, а прямой выход подключен к управляющему входу коммутатора, выход крторого соединен с вторым информационным входом первого регистра, В1г1ход первого сумматора подключен к первому информационному входу и ео сдвигом на один разряд вправо к второму информационному входу коммутатора , выход второго сумматора соединен с вторым входом первого сумматора.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

09) (И)

3(59 G 06 F 7/548

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

OflHCAHHE ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

4 \

° °

° (21) 3555087/18-24 (22) 17.0. .83 (46) 15.05.84. Бюл. 9 18 (72) О.А.Ханов (53) 681.3 (088.8) (56) 1. Данчеев В.П. Цифро-частотные вычислительные устройства. И., "Энергия", 1976,сс. 24, 64.

2. Патент Великобритании

У 13314lO, кл. С 06 F 1/02, 197l (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ЦИФРОВОГО

ВОСПРОИЗВЕДЕНИЯ ФУНКЦИИ "КОСИНУС", содержащее первый и второй регистры, первый и второй сумматоры и блок уп. равления, причем информационный вход устройства соединен с первым информационным входом первого регистра, выход которого, являющийся выходом устройства, подключен со сдвигом на фиксированное число разрядов вправо к первому входу первого сумматора и со сдвигом на один разряд влево к первому входу второго сумматора и к информационному входу второго регистра, выход которого соединен с вторым входом второго сумматора, отличающееся тем, что, с целью повышения быстродействия, в устройство введен коммутатор, а блок управления содержит триггер, элемент ИЛИ, элемент задержки, элемент И, причем вход запуска устройства подключен к входу элемента задержки и первому входу элемента ИЛИ, выход которого соединен с управляющими входами первого и второго регистров, тактовый вход устройства подключен к первому входу элемента И, выход которого соединен с вторым входом элемента ИЛИ, выход элемента задержки подключен к входу триггера, инверсный выход которого соединен с вторым входом элемента И, а прямой выход подключен к управляющему входу коммутатора, выход которого соединен с вторым информационным входом первого регистра, выход первого сумматора подключен к первому информационному входу и со сдвигом на один разряд вправо к второму информационному входу коммутатора, выход второго сумматора соединен с вторым входом первого сумматора.

1092499

Изобретение относится к вычислительной технике и может быть использовано в системах цифрового преобразования периодических сигналов, а также в специализированных вычислителях для вычисления функции

А cos г ьЧ .

Известны устройства для воспроизведения круговых функций во време10 ни, содержащие замкнутую цепь из двух цифровых интеграторов.

Известно устройство, содержащее три двоичных счетчика, два элемента

И-ИЛИ, причем выходы первого и второго счетчиков подключены к первым входам первого и второго элементов

И-ИЛИ соответственно, к вторым входам которых подключены выходы третьего счетчика, выходы первого и второго элементов И-ИЛИ подключены к счет- 20 ным входам второго и первого счетчиков соответственно, на счетный вход третьего счетчика подаются импульсы тактовой частоты с входа устройства. .Устройство позволяет вычислить значение функции А cos m абаза m тактов 1.11.

Недостатком устройства является малая допустимая величина прираще ния аргумента д при заданной точности, так как э Ч = 2 ",где число разрядов выходного кода.

Наиболее близким к предлагаемому по технической сущности является устройство, которое содержит первый и второй регистры, первый и второй сумматоры, блок управления, причем выход первого регистра подключен к первому входу первого сумматора и к второму входу второго сумматора, выход второго регистра подключен к 4G первому входу второго сумматора и к второму входу первого сумматора, выходы первого и второго сумматоров подключены к входам соответственно первого и второго регистров (2J 45

Устройство позволяет за два такта по начальным значениям кодов A sin 6;, А cos9 записанных в первом и втором регистрах, вычислить новые значения кодов, равные A(1+tgc0 siп(О;+ 2d),, 5О

A(t+tg o(.)cos(8>+ 2 ). При работе в двоичной системе < = arctg 2, где

К вЂ” число натурального ряда, задающее величину приращения аргумента.

При вычислении новых значений

Г5 функции возникает множитель (1+ tg o(.), Я при работе в двоичной системе равный (1+2 ) и представляющий собой методическую погрешность вычисления.

Для уменьшения методической погрешности структура перестраивается таким образом, что к вторым входам первого и второго сумматоров под ключаются выхоцы первого и второго регистров соответственно, сдвинутые на 2К разрядов вправо. Такая структура позволяет в следующем такте умножить содержимое регистров на множитель (1-2" ), в результате чего погрешность уменьшается дО величины (1-2 ) ° При необходимости еще более уменьшить погрешность коды регистров при передаче на вторые входы сумматоров сдвигаются на 4К разрядов, и на следующем такте происходит умножение содержимого регистров на множитель (1+2" "), в результате чего погрешность уменьшается до величины (1-2 ) . Анало-8K гично процесс уменьшения погрешности повторяется до тех пор, пока погрешность не будет меньше заданного значения.

Таким образом, значение функции

А coswд вычисляется за m(2+R) тактов, где К - число тактов, необходимых для умножения результата на множители, компенсирующие методическую погрешность.

При использовании известного устройства отсутствуют ограничения величины и / „так как аМ=2 are tg 2 где К вЂ” любое число натурального ряда.

Недостатком этого устройства является низкое быстродействие при воспроизведении функции А cos mn9 так как вычисление нового значения функции при изменении аргумента на величину V происходит за (2+R) тактов, необходимых для компенсации методической погрешности.

Цель изобретения — повышение быстродействия.

Поставленная цель достигается тем, что В устроиство для цифрового воспроизведения функции "косинус", содержащее первый и второй регистры, первый и второй сумматоры и блок управления, причем информационный вход устройства соединен с первым информационным входом первого регистра, выход которого, являющийся выходом устройства, подключен со сдвигом на фиксированное число разрядов вправо к первому входу первого сумматора и со сдвигом на один разряд

109?499 влево к первому входу второго сумматора и к информационному входу вто рого регистра, выход которого соединен с вторым входом второго сумматора, введен коммутатор, а блок управления содержит триггер, элемент ИЛИ, элемент задержки, элемент И, причем вход запуска устройства подключенк входу элемента задержки и первому входу элемента ИЛИ, выход 10 которого соединен с управляющими входами первого и второго регистров, тактовый вход устройства подключен к первому входу элемента И, выход которого соединен с вторым входом 15 элемента ИЛИ, выход элемента задержки подключен к входу триггера, инверсный выход которого соединен с вторым входом элемента И, а прямой выход подключен к управляющему вхо- 20 ду коммутатора, выход которого соединен с вторым информационным входом первого регистра, выход первого сумматора подключен к первому информационному входу и со сдвигом на один разряд вправо к второму информационному входу .коммутатора, выход второго сумматора соединен с вторым входом первого сумматора.

Введение дополнительного коммута- 3о тора позволяет вычислить и записать в первый и второй регистры такие начальные значения кодов, которые в совокупности с новыми связями между элементами обеспечивают вычисление значений функций А соз тЮ за ш тактов без методической погрешности, в результате чего исключается время на компенсацию погрешности.

На чертеже изображена блок-схема устройства для воспроизведения функции "косинус".

Устройство содержит первый и второй регистры 1 и 2, первый и второй сумматоры 3 и 4, блок 5 управления, 45 коммутатор 6. Блок 5 управления содержит триггер 7, элемент ИЛИ 8, элемент И 9, элемент 10 задержки.

Выходы регистра 1 подключены к выходам устройства, к информационным входам регистра 2, к первым входам сумматора 4 со сдвигом на один разряд влево и к первым входам сумматора 3 со сдвигом на (К-1) разряд вправо, выходы регистра 2 подключены к вторым входам сумматора 4, выходы которого подключены к вторым входам сумматора 3, выходы которого подключены к первым информационным входам коммутатора 6 и со сдвигом на один разряд вправо к вторым информационным входам коммутатора 6, выходы которого подключены к вторым информационным входам регистра 1, первые информационные входы которого являются информационными входами устройства, управляющие входы регистров 1 и 2 подключены к выходу элемента ИЛИ 8 блока управления, управляющий вход коммутатора подключен к прямому выходу триггера 7.

Вход запуска блока управления подключен к элементу 1О задержки и к первому входу элемента ИЛИ 8.

Тактовый вход блока управления подключен к первому входу элемента И 9, выход которой подключен к второму входу элемента ИЛИ 8, выход элемента

10 задержки подключен к входу триггера 7, инверсный выход которого подключен к второму входу элемента.

И 9.

Устройство работает следующим образом.

На тактовый вход блока управления с управляющего входа устройства непрерывно поступают импульсы тактовой частоты. Обозначим коды, устанавливающиеся на выходах элементов схемы после прихода i-го импульса на управляющие входы регистров 1 и 2, следующим образом: х; — код на выходе регистра 1, у, — код на выходе регистра 2, z; — код íà выходе сумматора 3, u; — код на выходе сумматора 4, ч; — код на выходе коммутатора 6. Определим соотношения между этими кодами.

Сумматор 4 осуществляет вычитание кода, подключенного к его второму входу из кода, подключенного к его первому входу. Так как к его первому входу подключен код регистра 1, сдвинутый на один разряд влево, а к второму входу подключен выход регистра 2, код на выходе сумматора 4 равен u „ = 2х — у; .

Сумматор 3 осуществляет вычитание кода, подключенного к его первому входу, из кода, подключенного к его второму входу. Так как к первому входу сумматора 3 подключен код регистра 1, сдвинутый на (К-1) разряд вправо, а к второму входу подключен выход сумматора 4, код на вы10924.99 ходе сумматора 3 равен z = u -2 (" "1

-к

i i х " 2х (1-2 )-у,.

Обозначим 1-2 = cos д1, тогда

z<= 2х; сов d9 - у . Код на выходе

1 коммутатора 6 при включении его второго информационного входа равен коду сумматора 3, сдвинутому на один разряд вправо, т.е °

1 1

v;= — z = х cos h9 - — у . (1)

Код на выходе коммутатора 6 при включении его первого информационного входа равен коду сумматора 3, т.е.

z = 2х.cos h9 - у (2)

1 1 1 1

В регистры 1 и 2 при действии

i-ro управляющего импульса на их управляющий вход записываются коды, установившиеся на их информационных входах после действия (i-1)-го управляющего импульса, т.е. х. =v.; у =х.

В исходном состоянии (i--0) регистр

2 обнулен, в регистр 1 с информационного входа устройства переписан код амплитуды А воспроизводимой функции, триггер 7 установлен в положение, при котором элемент И 9 не пропускает импульсы тактовой частоты на управляющие входы регистров 1 и 2, при этом открыт второй информационный вход коммутатора 6. В соответствии с выражением (1) запишем значение кода на выходе коммутато1

v х созда- — у = А costs@ о о 0

Схема начинает работать при пос- <0 туплении импульса "Запуск" на вход запуска блока управления. Импульс

"Запуск" через элемент ИЛИ 8 попадает на управляющие входы регистров

1 и 2, в которые записываются новые 45 значения кодов, соответствующие i=1„ причем х "- v0 = А cos 9 ; у =х =A.

После окончания переходных процессов в элементах схемы, на выходе сумматора 3 устанавливается код 50

z 2 х„сов49-у =2 А соз,5 Р-А А cos /39.

Через. время, определяемое элементом 10 задержки, импульс "Запуск" перебрасывает триггер 7, При этом включается первый информацион55 ный вход коммутатора 6 и на его выходе устанавливается код v = z = А cos 2 6 Р .

Триггер 7 открывает элемент И 9, импульсы тактовой частоты начинают поступать через элемент ИЛИ 8 на уп" равляющие входы регистров 1 и 2.

По первому импульсу тактовой частоты (i=2) в регистры записываются .новые значения кодов, равные х =v =А cos 2,59 у =х =А cosh V

1

После окончания переходных процессов в элементах схемы, на вы-ходе коммутатора 6 устанавливается код, в соответствии с выражением (2) равный 2= =2х созе -> =ЯДсо52д созд .2

-Reos дУ =icos (2а -д +Дсоб (2д(р+д(-4 cos dV = Лсоэ 9 gf, !

По второму импульсу тактовой частоты (i 3) в регистры f и 2 записываются новые значения кодов х = v =А cos З У; у = х =А cos 289

На выходе коммутатора 6 устанавливается код, равный ч =х =2x cosa -× =ZAcos3atcos e3 3 Ъ

-4cog2ag=icos $g9 .

По третьему импульсу тактовой частоты (i=4) этот код переписывается в регистр 1.

Аналогично, после поступления (m-1)-го импульса тактовой частоты (i=m) в регистр 1 записывается код, равный х„= A cos ming, В результате на щ-й итерации на выходе устройства формируется значение функции А со m и Р, причем одна итерация — вычисление нового значения функции при изменении аргумента на величину б9 == arccos (1-2 ), где К вЂ” любое заданное число натурального ряда, осуществляется за один такт без методической погрешности.

Данное устройство обеспечивает повышение быстродействия в (2+R) раз по сравнению с прототипом при воспроизведении функции "косинус".

1092499

Составитель В.Гапонов

Редактор Л.Алексеенко Техред N. Надь Корректор С. Шекмар ,Заказ 3255/32 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4