Устройство для приема и передачи информации

Устройство для приема и передачи информации

Иллюстрации

Показать все

Реферат

 

1, УСТРОЙСТВО ДЛЯ ПРИЕМА И ПЕРЕДАЧИ ИНФОРМАЦИИ, содержащее в каждом канале приемник, вход которого подключен к соответствующей линии связи, выход приемника подключен ко входу формирователя импульсов, усилитель, выход которого подключен к линии связи другого канала, отличающееся тем, что, с целью повьпдения быстродействия устройства, в него введены формирователи заднего фронта выходного сигнала, и в каждом канале триггер, первый вход ; которого подключен к выходу форчирователя импульсов, первый выход триггера подключен к первому входу усилителя , второй вход которого объединен с соответствующим входом формирователя заднего фронта выходного сигнала и подключен к выходу приемника i и второму входу триггера другого канала , третий вход триггера подключен (Л ко второму выходу триггера другого канала, выходы формирователя заднего фронта выходного сигнала подключены к соответствующим линиям связи.

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК аа <111 ???????? ?? 08 15>

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPbfTHA

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3548954/18-24 (22) 04.02.83 (46) 15.05.84. Бюл, Р 18 (72) В.В.Иванов, А,И,Давиденко и В.А.Иванов (71) Ордена Ленина институт кибернетики им. В.М.Глушкова (53) 621.398 (088.8) (56) 1, Патент США 9 3673326, кл. 178-71, опублик. 1969.

2, Патент США Р 3769525, кл. 307-354, опублик. 1970.

З,Авторское свидетельство СССР

У 526936, кл. G 08 С 15/00, 1975 (прототип). (54)(57) 1. УСТРОЙСТВО ДЛЯ ПРИЕМА И

ПЕРЕДАЧИ ИНФОРМАЦИИ, содержащее в каждом канале приемник, вход которого подключен к соответствующей линии связи, выход приемника подключен ко входу формирователя импульсов, усилитель, выход которого подключен к линии связи другого канала, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены формирователи заднего фронта выходного сигнала, и в каждом канале триггер, первый вход . которого подключен к выходу фогчирователя импульсов, первый выход триггера подключен к первому входу уси" лителя, второй вход которого обьединен с соответствующим входом формирователя заднего фронта выходного сиг нала и подключен к выходу приемника и второму входу триггера другого ка- Щ нала, третий вход триггера подключен ко второму выходу триггера другого канала, выходы формирователя заднего фронта выходного сигнала подключены к соответствующим линиям связи.

1092547

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что формирователь заднего фронта выходного сигнала содержит источник питания и по числу каналов преобразователи, каждый из которых выполнен на транзисторе, резисторах и конденсаторе, одна обкладка которого через первый резистор пОдключена к базе транзистора и к одному выводу второго резистора, Изобретение относится к вычислительной технике и может найти приме.-. нение при расширении функциональных возможностей каналов связи с 383, магистральных интерфейсов для распределенных систем обработки информации. Устройство предназначено для увеличения геометрической длины и нагрузочной способности каналов ввода-вывода по числу подключаемьm устройств. путем разбиения линии связи интерфейса на отдельные секции соединенные между собой устройствами, которые обеспечивают двунаправленную г1ередачу информации между соседними секциями с соответству1ощим усилением по мощности.

Известны устройства для приема и передачи информации, позволяющие расширять отдельные пинии двунаправ- 20 ленных магистральных каналов сьязи (интерфейсов ), содержащие приемники и передатчики д Ву!1аправлее1ных линий связи и схему управления направлением передачи (1 ) и 1 2 J.

Однако такие усTpolicòbÿ для приема-передачи информации обладают ни=-,-" ким быстродействием из-за .ого, то использование в них в качестве силитепей логических эле11ецтои с высо- ЗО ким выходным сопротивлением приводит к затягиванию заднего фронта импульсного сигнала, а схема управления направлением передачи из-за большого количества последовательно соединенных элементов вносит существенную задержку на время прохождения сигнала и сложна в реализации.

Наиболее близким по технической сущности к изобретению является уст-,1б ройство дпя передачи и приема инфордругой вывод которого подключен к источнику питания, к эмиттеру транзистора, коллектор которого подключен к одному выводу третьего резистора, другой вывод которого и другая обкладка конденсатора каждого преобразователя подключены к соответствующим выходу и входу формирователя заднего фронта выходного сигнала, мации, содержащее формирователь зад— него фронта выходного сигнала и в каждом канале формирователь управляюшегo сигнала, приемник, элемент определения направления передачи, элемент временг1ой задержки и усилитель ь 3 )

Недостатком известного устройства. является низкое быстродействие, обусповпснное большой величиной задержки прохождения сигнала через устройство. Общая задержка прохож— цения сигнала в прототипе в прямом направлении передачи и в последова г тельно соединенных формирователе заднего фронта выходного c11ãíàëà и усилителе. Низкое быстродействие обусловлено также большим временем блокировки противоположного канала после окончания передачи сигнала из-за ис1-.ОПьзования э.1ЕМЕНтОВ фИКСИрованной. задержки в схеме управления направлением передачи, Бремя задержки этих элементов выби„ae.ся из условия исключения гоночной ситуации Iiри появлении заднего фронта сигнала и должно быть заведомо боль111им, чем время формирования заднего фронта Величина задержки выбирается для пинии максимальной длины, .с у",сТоМ разброса воеменных и электг1ических параметров элементов схемы.

Длительность заднего фронта выходного сигнала пропорциональна длине линии связи, поэтому время блокировки противоположного канала при уменьшении длины линии связи всегда остается максимальным, так как определяется для наихудших ус.г1овий (линия максимальной длины, учет допуска на разброс параметров схемы и кабеЭ .109254 ля). Формирователь заднего фронта выходного сигнала соединен последовательно с усилителями и является общим для обеих линий. Такое решение позволяет получить оптимальное время формирования: за1 го фронта выходного сигнала только при условии, что длина и физические параметры кабеля линий связи обоих каналов будут одинаковы. Если это условие не 1Э соблюдается (при практическом исполь-.. зовании), работа формирователя заднего фронта приводит к искажению формы выходных сигналов. Например, при уменьшении паразитной емкости кабеля . возникают выбросы по заднему фронту и провалы на плоской части импульса.

При подстройке формы выходных сигналов с целью устранения искажений на короткой стороне линии связи увеличи- щЭ вается завал заднего фронта на стороне более длинной линии, что в итоге и приводит к снижению быстродействия.

Цель изобретения — повьш1ение быстродействия устройства для приема и передачи информации.

Поставленная цель достигается тем, что в устройство, содержащее в каждом канале приемник, вход которого подключен к соответствующей линии связи, выход приемника подключен ко входу формирователя импульсов, усилитель., выход которого подключен к линии связи другого канала, введены формирователи заднего фронта выходного сигнала, и в каждом канале триггер, первый вход которого подключен к выходу формирователя импульсов, первый выход триггера подключен к первому входу усилителя, второй

40 вход которого объединен с соответствующим входом формирователя заднего фронта выходного сигнала и подключен к выходу r риемника и второму входу триггера другого канала, тре-: тий вход триггера подключен ко второму выходу триггера другого канала, выходы формирователя заднего фронта выходного сигнала подключены к соответствующим линиям связи.

5Э

Кроме того, формирователь заднего фронта выходного сигнала содержит источник питания, по числу каналов преобразователи сигналов, каждый из которых выполнен на транзисторе, - M резисторах и конденсаторе, одна обкладка которого через первый резистор подключена к базе транзистора

7 4 и к одному выводу второго резистора, другой вывод которого подключен к источнику питания и эмиттеру транзистора, коллектор которого подключен к одному выводу третьего резистора, другой вывод которого и другая обкладка конденсатора каждого преобразователя подключены к соответствующим выходу и входу формирователя заднего фронта выходного сигнала.

На фиг.l приведена блок-схема устройства для приема-и передачи информации; на фиг. 2 — схема формирователя заднего фронта выходного сигнала; на фиг. 3 -типовая схема усилителя; на фиг.4 — типовая дифференцирующая цепочка; на фиг.5 диаграмма переходного процесса.

Устройство для приема и передачи информации содержит приемники 1 и 2, линии связи 3 и 4, формирователи импульсов 5 и 6, формирователь 7 заднего фронта выходного сигнала, усилители 8 и 9, триггеры 10 и 11.

Схема формирователя заднего фронта выходного сигнала содержит конденсатор Cl транзистор Т1 и резисторы

Н1,22, КЗ (резисторы 24, К5 и стабилитрон Д 1 предназначены для согласования линии и не входят в состав формирователя). Š— напряжение питания формирователя и линии. Типовая схема усилителя содержит транзистор Т2, диоды Д2, ДЗ и резистор R6, В качестве формирователя импульсов 5 и 6 управляющего сигнала на фиг.4 приведена типовая дифференцирующая цепочка, содержащая конденсатор С2 резистор R7 диод Д4.

Устройство работает следующим образом.

Исходя иэ симметрии блок-схемы, рассмотрим прохождение информации через него в одном из направлений, например, из левой секции линий связи 3 в правую 4. В исходном состоянии устройства при включении питания на обеих секциях линии связи 3 и 4 и на выходе усилителей 8 и 9 устанавливается высокий логический уровень.

При этом на выходах приемника 1 и 2 сигналы инвертируются и через формирователи 5 и 6 импульсами отрицательной полярности устанавливают триггеры 10 и !l во включенное состояние.

На нулевых выходах триггеров 10 и 11 устанавливается низкий потенциал, который поступает на информа1092547

Формирователь 7 заднего фронта вы-

55 ходного сигнала функционирует следующим образом. B исходном состоянии выход формирователя 7 (фиг.2) облационные входы триггеров !1 и 10 противоположных каналов, а положительный потенциал на единичных выходах разрешает прохождение сигнала через усилители 8 и 9. При появлении низкого уровня в левой секции линии 3 на выходе приемника 1 сигнал инвертируется и устанавливае- ся высокий уровень. Положительный фронт этого сигнала включает по входу синхронизации триггер 11, после чего на разрешающем входе усилителя 9 появляется отрицательный потенциал, блокирующий усилитель 9 противоположного канала, чем и исключается ro- 15 ночная ситуация. Через усилитель 8 сигнал проходит в секцию 4 линии связи и на ней формируется передний фронт импульса, который проходит через приемник 2, блокируется в уси- 20 лителе 9 и подтверждает по входу синхронизации включенное состояние триггера lg. Положительный фронт импульса не проходит нерез формирователи 5 и 6 и поэтому воздействия 25 на триггер по установочному входу в этом состоянии не происходит.

При переходе сигнала на линии 3 в исходное состояние, т.е. из п0" в "1", на выходе приемника 1 появляется сигнал низкого логического уровня, который проходит через усилитель 8 и устанавливает на сек. — . ции 4 линии связи высокий логический уровень. Одновременно низкий уровень

35 на выходе приемника 1 дифференцируетс ся формирователем 5 и на его выходе появляется импульс отрицательной по- лярности, который по установочному входу подтверждает включенное состоя-„ о 40 ние триггера 10 ° При установке высокого логического уровня в секции 4 линии связи на выходе приемника 2 устанавливается сигнал низкого логического уровня, который дифференцирубтся формирователем 6. При этом на выходе формирователя 6 возникает импульс отрицательной полярности длительностью „ (фиг.5), который установит триггер 11 в исходное сос50 тояние, Таким образом, в случае окончания переходного процесса через время ь устройство готово к ретранс ляции следующего импульса. дает высоким выходным сопротивлением и не оказывает влияния на сос.—, тояние высокого логичеСкого уровня в линии 4. Изменение потенциала на входе одной иэ схем формирователя 7 заднего фронта выходного сигнала с низкого на высокий открывает транзистор Т2 усилителя 8 (фиг,3) и устанавливает на линии 4 низкий потенциал. Одновременно через дифференцирующую цепочку Cl, kl, R2 (- фиг.2) кратковременно увеличивается запирающее напряжение на базе транзистора Тl, в результате чего транзистор Тl остается в закрытом состоянии.

Высокое выходное сопротивление схемы формирователей 7 в этом состоянии не изменяет..логический уровень на линии связи 4.

Формирование заднего фронта выполняется при появлении низкого логического уровня на входе усилителя 8 и входе формирователей 7. При этом транзистор Т2 усилителя 8 закрывается и на линии начинает устанавливаться высокий потенциал. Одновременно через цепочку С1, Rl, 22 на базу транзистора поступает отрицательный дифференцированный импульс, кратковременно (определяется постоянный времени Cl, Rl,R2) открывающий транзистор Tl и уменьшающий выходное соп; ротивление линии 4, Подъем заднего фронта сигнала в линии 4 происходит за счет увеличения скорости заряда паразитной емкости кабеля линии связи, которая определяется в этом случае не величиной R4, а КЗ, при этом (КЗ ((R4) .

На фиг.5 показана диаграмма переходного процесса в линии для устройства с формирователем заднего фронта выходного сигнала (сплошная кривая> и без него (пунктирная кривая), а также время 3 блокировки противоположного канала °

Введение новых элементов и связей Й позволяет повысить быстродействие устройства. Повышение быстродействия определяется уменьшением задержки прохождения сигнала через устройство в прямом направлении; уменьшением времени блокировки противоположного канала;.возможностью раздельной настройки схем формирователя заднего фронта выходного сигнала на конкретную длину линии связи.

Время прохождения сигнала в прямом направлении в предлагаемом уст!

09254

7 ройстве определяется задержкой сигнала только в приемнике, и усилителе, а для прототипа — задержкой в приемнике, усилителе, а также задержкой элемента определения направления пе-...: 5 редачи и формирователя фронта выходного сигнала, последовательно соединенного с усилителем. При условии равенства задержек прохождения сигнала в прямом направлении сокращается в два раза.

Уменьшение времени блокировки противоположного канала определяется следующим образом (фиг.5).

Время i выбирается из условия 15 Г.(i<

О 2 I где — время пЕреходного процесса

2 заднего фронта в линии 4, взятое от момента срабаты- 20 вания приемника 2 до момента установления в линии 4 уровня логической единицы; о — время переключения триггера. 25

При выполнении этого условия схема управления направлением передачи устройства не оказывает задержки на время блокировки противоположного канала и, тем самым, на готовность З0 устройства РетРанслировать следующий импульс в противоположном направле7 8

1I нии. В известном устройстве время блокировки противоположного канала определяется временем Т фиксированной задержки, которое выбирается из условия Т ),,2, где Т2 — макГ11CX X 01 С симально возможное время переходного процесса (для кабеля максимально возможной длины ). При использовании .кабеля меньшей длины время переходного процесса сокращается, однако время закрытия противоположного канала остается максимальным и соизмеримым со временем заднего фронта.

Исходя иэ того, что (< Т, время блокировки противоположного канала в предлагаемом устройстве меньше, чем в прототипе.

Формирователь 7 заднего фронта выходного сигнала состоит иэ двух идентичных и независимых схем. Это позволяет выполнить раздельную настройку схем и получать максимальную крутизну задних фронтов сигнала для каждой секции линии; Особо значительный выигрыш в быстродействии имеет место для случая несимметричных секций линий связи (кабели линий связи различного типа и различной длины ),что например, имеет место при использовании устройства в магистральных ретрансляторах сигналов.

1092547

1 г-

Составитель В.Черединцев

Редактор К.Волощук Техред Л,Коцюбняк Корректор О. Билак

Заказ 3259(35 Тираж 569

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб, д, 4/5

Поцписное

1

1 !

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4