Устройство для автоподстройки частоты и цифровой обнаружитель-измеритель частоты

Устройство для автоподстройки частоты и цифровой обнаружитель-измеритель частоты

Иллюстрации

Показать все

Реферат

 

I. Устройство для автоподстройки частоты, содержащее последовательно соединенные цифровой синтезатор частоты , смеситель, усилитель промежуточной частоты и цифровой обнаружитель-измеритель частоты, а также блок опорных частот, соединенный с вторым входом цифрового синтезатора частоты, причем второй вход смесителя является сигнальным входом устройства , отличающееся тем, что, с целью повышения чувствительности , выход цифрового обнаружителяизмерителя частоты через сумматор подключен к первому входу цифрового синтезатора частоты, а второй выход блока опорных частот подсоединен к второму входу обнаружителя-измерител1| частоты, второй вход сумматора является входом установки прогнозируемого значения частоты. 2. Цифровой обнаружитель-измеритель частоты, содержа1ц;1й формирова- . тель импульсов нуль-пересечений. вход которого является первым входом обнаружителя-измерителя, постоянное запоминающее устройство, первый сумматор и последовательно соединен-г ные квадратор и решающий блок, выход которого является выходом обнаружите ля-измерителя, отличающийс я тем, что, с целью повышения чувствительности, в него введены по-, следовательно соединенные счетчикделитель и синхронизатО15, причем вход счетчика-делителя соединен с выходом фop шpoвaтeля импульсов нуль-пересечений, а второй вход синхронизатора соединен с вторым входом обнаружителя-измерителя, между вторым входом обнаружителя-измерителя и адресным входом постоянного запоминающего устройства последовательно включены введенные сЧетчик, первый .регистр, второй сумматор, коммутатор & К вторые разрядные входы которого соединены с выходами соответствующих разрядов счетчика, и второй регистр, о выходы разрядов которого дополнительно соединены с вторыми входами разряN0 дов второго сумматора, выходы постоsj янного запоминающего устройства че:о рез третий регистр соединены с перг: вым входом первого сумматора, между выходом первого сумматора и первым входом квадратора последовательно включены четвертый регистр, оперативное запоминающее устройство и пя тый регистр, разрядные выходы которого дополнительно соединены с вторым входом первого сумматора, причем второй и третий входы решающего ка являются соответственно входами , установки порога обнаружения и нача-, льной установки обнаружителя-измери-;

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

«е «и

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И (ЛНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (2 1) 3385549/18-2 1 (22) I8.01.82 (46) 15.05.84. Бюл. М 18 (72) В.А.Волохов, В.В.Леонтьев, В.В.Пискорж и С.Е.Фалькович (53) 621.317(088.8) (56) 1. Авторское свидетельство СССР

11 855948, кл. Н 03 Ь 7/06, 1977.

2. Авторское свидетельство СССР

11 537432, Н 03 Ь 7/06, 1975.

3. Авторское свидетельство СССР

В 758003, G 01 К 23/00, 1976.

4. Авторское свидетельство СССР

В 928243, кл.G 01 R 23/00, 1980. (54) УСТРОЙСТВО ДЛЯ АВТОПОДСТРОЙКИ ЧАСТОТЫ И ЦИФРОВОЙ ОБНАРУЖИТЕЛЬ-ИЗМЕ=

РИТЕЛЬ ЧАСТОТЫ. (57) 1. Устройство для автоподстройки частоты, содержащее последовательно

1 соединенные цифровой синтезатор частоты, смеситель, усилитель промежуточной частоты и цифровой обнаружитель-измеритель частоты, а также блок опорных частот, соединенный с вторым входом цифрового синтезатора частоты, причем второй вход смесителя является сигнальным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения чувствительности, выход цифрового обнаружителяизмерителя частоты через сумматор подключен к первому входу цифрового синтезатора частоты, а второй выход блока опорных частот подсоединен к второму входу обнаружителя-измерителя частоты, второй вход сумматора является входом установки прогнозируемого значения частоты.

2. Цифровой обнаружитель-измеритель частоты, содержап„" .й формирова- . тель импульсов нуль-пересечений, 3шу Н 03 Ь 7 06 G 01 R 23 00 вход которого является первым входом обнаружителя-измерителя, постоянное запоминающее устройство, первый сумматор и последовательно соединен-. ные квадратор и решающий блок, выход которого является выходом обнаружителя-измерителя, о т л и ч а ю щ и йс я тем, что, с целью повышения чувствительности, в него введены по-. следовательно соединенные счетчикделитель и синхронизатор, причем вход счетчика-делителя соединен с выходом формирователя импульсов нуль-пересечений, а второй вход синхронизатора соединен с вторым входом обнаружителя-измерителя, между вторым входом обнаружителя-измерителя и адресным входом постоянного запоминающего устройства последовательно включены введенные счетчик, первый .регистр, второй сумматор, коммутатор, вторые разрядные входы которого сое; динены с выходами соответствующих разрядов счетчика, и второй регистр, выходы разрядов которого дополнительно соединены с вторыми входами разрядов второго сумматора, выходы постоянного запоминающего устройства через третий регистр соединены с пер-. вым входом первого сумматора, между выходом первого сумматора и первым входом квадратора последовательно включены четвертый регистр, оперативное запоминающее устройство и пя-. тый регистр, разрядные выходы которо-. го дополнительно соединены с вторым входом первого сумматора, причем второй и третий входы решающего бло-. ка являются соответственно входами установки порога обнаружения и нача-, льной установки обнаружителя-измери-, 1092733 теля, а четвертый, пятый, шестой, сепьмой и восьмой входы решающего блока, стробирующие входы первого, второго, третьего, четвертого и пято— го регистров, управляющий вход коммутатора, вход установки режима и адресные входы оперативного запоминающего устройства, управляющие входы постоянного запоминающего уст„ройства и кнадратора соединены с соответствующими выходами синхронизатора.

3, Обнаружитель-измеритель по п.2, отличающийся тем, что решающий блок содержит последовательно соединенные коммутатор, первый регистр, блок сравнения, выход которого через элемент ИЛИ дополнительно соединен со стробирующим входом первого регистра, второй регистр, Изобретение относится к радиотехнике и может быть применено в частности, в радиоприемных устройствах, осуществляющих связь с подвижным объектом, для выделения сигнала с из- 5 меняющейся во времени несущей частотой.

Известно устройство для автоматической подстройки частоты, содержащее последовательно управляемый гене >б ратор, смеситель, второй вход которого является сигнальным входом устройстна, и селективный усилитель про» межуточной частоты, эталонный генератор и цифровой измеритель периода. Перестройка частоты управляемого генератора этого устройства производится как по входу начальной установки частоты пропорционально соот ветствующему коду, так и по цепи обрат- 20 ной связи пропорционально разности заданного и измеренного значений длительности единичного периода колебания промежуточной частоты. При этом стабилизируется значение промежуточной частоты (l 5.

Однако это устройство имеет ннзкук чувствительность: практически уст" ройство работоспособно только при большом отношении сигнал/помеха на вы- ЗО ходе усилителя промежуточной частоты. сумматор и третий регистр, выходы которого являются выходами решающего, блока и соединены с вторыми входами сумматора, а также счетчик, выходы разрядов которого соединены с входами соответствующих разрядов второго регистра, причем вторые входы блока сравнения объединены с первыми входами коммутатора и являются первыми входами решающего блока, а вторые входы коммутатора, объединенные входы установки в ноль второго и треть" его регистров, стробирующие входы третьего регистра и блока сравнения, входы счетчика, второй вход элемента

ИЛИ и управляющий вход коммутатора являются соответственно вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым входами решающего блока.

Наиболее близким к предложенному является устройство для автоподстройки частоты, содержащее последовательно соединенные цифровой синтезатор частоты, смеситель, второй вход которого является сигнальным вхсдом устройства, усилитель промежуточной частоты и обнаружитель, а также блок опорных частот. Обнаружитель осуществляет переключение устройства иэ режима обнаружения входного сигнала, при котором цифровой синтезатор частоты управляется кодом начальной установки частоты, в режим отслеживания (подстройки ), при котором цифровой синтезатор частоты управляется принимаемым сигналом. Такое peme ние позволяет сузить полосу пропуска ния усилителя промежуточной часто-bl (23.

Однако обнаружитель известного устройства находится вне кольца автоподстройкн частоты и только управляет режимом работы этого кольца. При захвате сигнала с быстро изменяющейся частотой за время перехода из режима обнаружения сигнала в режим слежения за его частотой последняя может сильно измениться, что выэы вает необходимость некоторого расшире ния полосы УПЧ и соответствующего

2733 4 з 109 понижения чувствительности устройства.

Известен обнаружитель-измеритель частоты сигнала, содержащий последовательно соединенные генератор такто5 вых импульсов, реверсивный счетчик, запоминающий блок, блок формирования знака и преобразования числа, блок сумматоров, квадратор и решающий блок, причем вход разрешения считывания запоминающего блока соединен с выходом блока формирования импульсов. нуль-пересечений, а знаковый выход счетчика соединен с управляющим входом блока формирования знака l5 и преобразования числа (3 3.

Аппаратурный объем укаэанного устройства определяется, главным образом, объемом запоминающего блока и блока накапливающих сумматоров.

Запоминающий блок должен хранить отсчеты 2М опорных сигналов, рассчитанные для значений времени 4 е.(0,Т/2) с шагом д1 = 1/Е, т.е. матрицу из

2МмР двоичных чисел, где М = 2Е У—

° 25 число частотных каналов устройства. 2F - ширина полосы анализируемых частот

Р ° Т/2 — число импульсов тактовой

7 . частоты, уменьшающихся на половине интервала наблюдения длительностью Т.

Наиболее близким по технической

30 .сущности к предложенному является цифровой обнаружитель-измеритель частоты, содержащий формирователь импульсов нуль-пересечений, вход которого является первым входом обнаружителя, постоянное запоминающее устройство, первый сумматор и последовательно .соединенные квадратор и решающий блок, выход которого является выходом обнаружителя (4 3.

Аппаратурный объем этого устройства несколько меньше чем у предыдущего за счет уменьшения информационной емкости постоянного зпоминающего устройства (шифратора), Однако 45 блок накапливающих сумматоров также содержит 2М накапливающих сумматоров.

Велико количество постоянных запоминающих устройств и квадраторов (по К), Сбщим недостатком известных обнаружителей-измерителей частоты является низкий коэффициент использования вычислительной аппаратуры и как, следствие недостаточно высокая чувствительность при фиксированном ее объеме. Действительно, постоянные запоминающие устройства и накопи1тельные сумматоры осуществляют по одо ному рабочему циклу после формирования каждого импульса нуль-пересечений, а квадраторы — по одному рабочему циклу в конце интервала наблюдения, в то время как период следования подлежащих обработке нуль-пересечений для многих практически важных случаев, (например, в устройстве для автоподстройки частоты с прогнозированием ее значения ) может значительно превышать длительность рабочих циклов узлов обнаружителей-измерителей.

11ель изобретения - повышение чувствительности. ,Указанная цель достигается тем, что в устройстве для автоподстройки частоты, содержащем последовательно соединенные цифровой синтезатор частоты, смеситель, второй вход которого является сигнальным входом устройства, усилитель промежуточной частоты и цифровой обнаружитель-измеритель частоты, а также блок опорных частот, соединенный с вторым входом цифрового синтезатора частоты, выход цифрового обнаружителя-измерителя частоты через сумматор подключен к первому входу цифрового синтезатора частоты, а второй выход блока опорных частот подсоединен к второму входу обнаружителя-измерителя частоты, второй вход сумматора является входом установки прогнозируемого значения частоты.

В цифровой обнаружитель-измеритель частоты, содержащий формирователь импульсов нуль-пересечений, вход которого является первым входом обнаружителя-измерителя, постоянное запоминающее устройство, первый сумматор и последовательно соединенные квадратор и решающий блок, выход которого является выходом обнаружителя-измерителя, введены последовательно соединенные счетчик-делитель и синхронизатор, причем вход счетчика-делителя соединен с выходом формирователя импульсов нуль-пересечений, а второй вход синхронизатора соеди- . нен с вторым входом обнаружителяизмерителя, между вторым входом обнаружителя-измерителя и входом посто" янного запоминающего устройства последовательно включены введенные счетчик, первый регистр, второй сумматор, коммутатор, вторые разрядные входы которого соединены с выходами соответствующих разрядов счетчика и второй регистр, выходы раз1092733

40 рядов которого дополнительно соединены с вторыми входами разрядов второго .сумматора, выходы постоянного запоминающего устройства через третий

5 регистр соединены с первым входом первого сумматора, между выходом первого сумматора и первым входом квадратора последовательно включены четвертый регистр, оперативное запоминающее устройство и пятый регистр, разрядные выходы которого соединены дополнительно с вторым входом первого сумматора, причем второй и третий входы решающего блока являются соответственно входами установки порога обнаружения и начальной установки обнаружителяизмерителя, а четвертый, пятый,шестой, седьмой и восьмой входы решающего блока, стробирующие входы первого, второго, третьего, четвертого и пятого регистров, управляющий вход коммутатора, вход установки режима и адресные ВхОды ОператиВнОГО запОми- Л нающего устройства, управляющие Входы постоянного запоминающего устройства и квадратора соединены с соответству» ющими выходами синхронизатора.

Решающий блок содержит последова.30 тельно соединенные коммутатор, первый регистр, блок сравнения, выход которо

ro через элемент ИЛИ соединен со стробирующим входом первого регистра, второй регистр, сумматор и третий ре". гистр, выходы которого являются выхо;

- 35 дами решающего блока и соединены с вторыми входами сумматора, а также счетчик, выходы разрядов которого соединены с входами соответствующих разрядов второго регистра, причем вторые входы блока сравнения объединены с первыми входами коммутатора и являются первыми входами решающего блока, а вторые входы коммутатора, 45 объединенные входы установки в ноль второго и третьего регистров, стробирующие входы третьего регистра и блока сравнения, входы счетчика, второй вход элемента ИЛИ и управляю-. щий вход коммутатора являются соответ- т- о ственно .вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым входами решающего блока.

В предложенном устройстве для автоподстройки частоты обнаружитель 55 в отличие от прототипа включен непосредственно в кольцо автоподстройки частоты и кроме обнаружения выполняет также и функции дискриминатора, т.е. измерителя разности фактического и прогнозируемого значения частоты сигнала, задаваемого в виде кода. Результат измерения разности частот непрерывно складывается с частотой целеуказания, а сумма используется для управления частотой цифрового синтезатора. Благодаря объединению в одном устройстве функции обнаружения и измерения частоты отсутству ют потери времени на переход из режима обнаружения в режим слежения.

Это, а также непрерывный ввод целеуказания, в том числе в режиме слеже ния, позволяет в значительной мере компенсировать изменение частоты сиг-. нала и уменьшить полосу пропускания устройства автоподстройки частоты и цифровых фильтров обнаружителя, что приводит к увеличению чувствительности предлагаемого устройства по сравнению с прототипом.

На чертеже представлена структур ная электрическая схема предложенных устройств для автоподстройки частоты и обнаружителя-измерителя частоты.

Устройство для автоподстройки частоты содержит соединенные в кольцо цифровой синтезатор 1 частоты, смеситель 2, второй вход которого является сигнальным входом устройства, усилитель 3 промежуточной частоты, обнаружитель-измеритель частоты 4 и сумматор 5, второй вход которого является входом установки прогнозируемого значения частоты, а также блок опорных частот 6, первый и второй выходы которого соединены с вторыми входами цифрового синтезатора частоты и обнаружителя-измерителя частоты.

Обнаружитель-измеритель частоты содержит последовательно соединенные формирователь 7 импульсов нульпересечений, вход которого является первым входом обнаружителя, счетчик-делитель 8, синхронизатор 9, а также последовательно соединенные счетчик 10, вход которого является вторым входом обнаружителя, первый регистр ll, второй сумматор 12, коммутатор 13, второй регистр 14, посто янное запоминающее устройство 15, третий регистр 16, первый сумматор

17, четвертый регистр 18, оперативное запоминающее устройство 19 пятый регистр 20,квадратор 21 и решаюшии

1092733 блок 22, причем квадратор содержит постоянное запоминающее устройство

23, регистр 24 и сумматор 25, а решающий блок содержит между первым входом и выходом последовательно соединенные коммутатор 26, второй .

-вход которого является входом уста новки порога обнаружения, первый регистр 27, блок сравнения 28, выход

10 которого дополнительно соединен через

1элемент ИЛИ 29 со стробирующим входом первого регистра, второй регистр 30, сумматор 31 и третий регистр 32, вход установки в ноль которого объединен с одноименным входом второго регистра и является входом начальной установки обнаружителя, а также счетчик 33.

Устройство -для автоподстройки час-.

20 тоты работает следующим образом.

Входной сигнал с несущей частотой поступает на один вход смесителя с

2, на второй вход которого подан гетеродинный сигнал с частотой от цифрового синтезатора 1 частоты.

Частот а цифрового синтез атора 1 опре" деляется частотой сигнала, поступающего с блока 6 опорных частот, и на этапе обнаружения входного сигна30 ла кодом начальной установки частоты поступающим на вход управления циф рового синтезатора 1 частоты через сумматор 5. На другой вход сумматора

5 поступает с выхода обнаружителяизмерителя частоты нулевой код, устанавливаемый,подачей импульса на вход начальной установки обнаружителя.

Усилитель 3 промежуточной частоты выделяет из выходного сигнала смеси40 теля гармоническую составляющую с разностной частотой f„„=If - Я„ пр ч Ио Fî

Обнаружитель-измеритель 4 частоты эквивалентный параллельному соединению набора полосовых фильтров, полоса пропускания каждого из которых намного меньше, чем усилителя 3 промежуточной частоты, анализирует выходной сигнал последнего, Сравнивая выходной эффект "фнльтроBâ с по- 55 рогом обнаружения, установленным в виде кода на соответствующем входе и между собой, обнаружитель-измеритель принимает решение о наличии входного сигнала, а также дает оценку максимального правдоподобия „,„ значения промежуточной частоты . „„ .

Оценка погрешности прогнозирования частоты входного сигнала 1 я f формируемая на выходе обнаружителя-измерителя в параллельном двоичном коде, складывается в первом сумматоре 5 с кодом прогнозируемого значения и изменяет частоту В цифрового синтезатора 1 так, что Е„„ о

Таким образом осуществляется обйаружение входного сигнала и слежение за его частотой.

Обнаружитель-из веритель частоты работает следующим образом.

В момент пересечения сигналом промежуточной частоты нулевого уровня с положительной производной формиро-.. ватель 7 вырабатывает кратковременный импульс, поступающий на вход счетчика. делителя 8, который осуществляет деление частоты следования импульсов нуль-пересечений в целое число раз, определяемое отношением частоты о к голосе пропускания усилителя 3 проме.-. жуточной частоты. Прореженные импульсы нуль-пересечений поступают на первый вход синхронизатора 9, на вто" рой вход которого подаются с второго выхода блока 6 опорных частот тактовые импульсы с частотой следования т >) fî +F, "осту на счетчик 10. В синхронизаторе 9 тактовые импульсы нуль-пересечений взаимно синхронизируются путем задержки последних на время, не превышающее шага квантования М =НЕ

Синхронизированный импульсы нуль-пересечений и другие выходные имнуль сы синхронизатора 9 поступают в соответствующие моменты времени на входы узлов обнаружителя-измерителя, управляя его работой.

Алгоритм обработки последовательности синхронизированных импульсов нуль-пересечений заключается, во-первых, в формировании на интервале на-. блюдения (0,Т} дискретного аналога квадрата модуля комплексного корреляционного интеграла на дискретном множестве частот K<6(<0-F f>+F)

1гИИ„

Z(,f<)= .Е Р ™, 0= 1,м, (

0=1 где (-Р) + (3 - 1)Ь| - опорные о частоты;

10927

4.5

М 2F/à f +

И 1/2Т вЂ” шаг дискретизации частоты;

К вЂ” количество синхронизо-. ванных импульсов нульпересечений, поступающих в течение интерва" ла наблюдения О,T

Ф» е (О, T} — моменты поступления синхронизированных импульсов нудь-пересечений;

° ° ° во-вторых, в нахождении частоты

У, при которой 2{3 f принимает .» наибольшее иэ превысивших порог o6- tS наружения значение.

Импульсы тактовой частоты F поступающие на счетный вход счетчика

10, периодически изменяют. состояние его P двоичных разрядов с .периодом Т,р 2Р/1,. l/Lf . Определяемое состояниями разрядов счетчика 10 число

/2 ., где n — число: импульсов .тактовой частоты, поступивших на вход счетчика за время ., связано с текущим значением фазы 2УЬИ опорно" го сигнала 51» 2 УйИ s соответствующий момент времени соотношением

2JI 6<=2 n/2 +ZEifc (2J 30 и Де %" целое число.

В. момент времени 4 синхронизированный импульс .нуль-пересечений разрешает зались в Р-разрядный первый регистр 11 состояния Р разрядов счет- чиха 10 - число »» /2 - и через коммутатор 13 в старшие разряды Pразрядного второго регистра 14 состо—

«иия и мпадших разрядов счетчика 10 число nl» /2 которое связано с 4р .фазой 2 М(Еэ-1-") 6, опорного сигнала

Qp 2F(f o-F J Ф соотношением

2Э<< -F)<Ä=Z7iт„)2"+<<<в, (з) где  — целое число, 2"= Е„/(Ео-F) .

Выполнение соотношений (2 ) и (3) обеспечивается выбором соответствующих значений частот Ro,f и разрядности Р и

Вслед эа этим сигналом синхронизатора 9 переключается коммутатор 13 иа пропускаиие выходного сигнала второго сумматора 12, а на вход стробирования второго регистра 14 подается от синхронизатора 9 серия из (И»1} стробирующих импульсов. В результате многократного суммироваHH« BTopblM сумматором 12 Во втором

33 10 регистре 14 последовательно фиксируются числа (4) где (х1 - дробная часть чисда

t » свизанные с фазой 2J

И )J р 2%8, (у) где ) — целое число.

Последовательность М чисел (4 ) является адресами, ло которым из пос— тоянного запоминающего устройства .

15 поочередно считываются в третий регистр !б и подаются на один вход сумматора 17 действительная co52Ji f

2М адресам оперативного. запоминающего устройства 19 записываются результаты сложения

С("-С +cos2Tkf

I .5 = S +s

I взамен предыдущих сумм Г,< 1 и счиатнных иэ оперативного

< запоминающего устройства 19 в буфер . ный пятый регистр 20 и поданных на второй вход сумматора 17, причем

Се,о -5qo - О, е - 1, .

Вычисления М чисел (4) н соответствующих 2М сумм (6) заканчиваются до прихода следующего, (» +1) -ro импульса нуль-пересечений на синхронизатор 9, после которого весь цикл повторяется. Таким образом, практически сразу после прихода последнего на интервале наблюдения (О,T) и -го импульса нуль-пересечения в оперативном запоминающем устройстве записаны результаты накопления

)Ч . )4

:C)I „=Kcos2Ji$)i4 < 5 =.". 5

1"- 1,И

После этого синхронизатор 9 переводит обнаружитель-измеритель частоты иэ режима накопления в режим поиска максимума модуля корреляционного интеграла: синхронизатор 9 записыва1092733

20 ет в счетчик 33 число ——

М-4 F

2 М и в регистр 27 через коммутатор 26 код Z порога обнаружения, переПО ключает коммутатор 26 на пропускание выходного сигнала сумматора 25 и счи- 5 тывает поочередно в регистр 20 резуль-.

Ю таты накопления С ) и я, В =1,М

I из оперативного запоминающего устройства !9.Госледние служат адресами,по

)которым из постоянного запоминающего устройства 23 считываются их квадраты, подаваемые на входы сумматора 25 непосредственно (S g „ ) н через ре- . г гистр 24 (С2 „ ) . Каждое из М формируемых на вйходе сумматора 25 эначе- 15 ние квадрата модуля корреляционного интеграла Z(f< ) б g + С д

2 2 сравнивается с содержимым регйстра 27 в стробируемом блоке 28 сравнения.

Если какое-либо значение Z(fg} превосходит содержимое регистра 27, то стробирующнй импульс синхрониза.тора 9 проходит с входа на выход блока 23 сравнения и разрешает запись в регистр 2 через коммутатор

26 соответствующего значения У(1 ) и в регистр 30 состояния счетчика 33, Состояние счетчика 33 после каждого такта сравнения увеличивается на 1, принимая, таким образом, ряд 30 значений

)))1 " +(I) о

+(<-<)= = 1,М л1 т.е ог -F/d,f при Р=) да F/л f приР=М.

Если входной сигнал устройства .)5 гля автоподстройки частоты отсутствует нли его уровень ниже порогового, то ни одно из чисел Z(f<), — l М не превышает порога Znop .обнаружения, на выходе блока 28 срав. нения отсутствуют импульсы и регистр 30 сохраняет нулевое состояние.

При обнаружении сигнала в регистр 30 записано значение поправки(Ер-Ео)lafЯ вЂ” ) д f, .соответствующее наибольшему из М чисел 2 „,,„(% ) = Z(f „) .

Ввод поправки в выходной регистр 32 осуществляется синхронизатором 9 после "просмотра" всех N чисел Z(f ) длящегося столько времени, сколько один из N циклов вычислений сумм (6) т.е.. менее Т/l4 ((Т при ) 1 )> )

Таким образом, обнаружитель-измеритель частоты эквивалентен параллельному соединению И=4РТ согласованных фильтров с полосой пропускания 25f

1/Т каждого, перекрывающих pRanaзон 2F погрешности прогнозирования частоты входного сигнала.

Отличительной особенностью предлагаемого обиаружителя-измерителя часто ты является более эффективное по сравнению с известными устройствами использование функциональных узлов.

Так, постоянное запоминающее устройс тво и первый сумматор осуществляют по 2М ) 1 рабочих циклов после каждого обрабатываемого импульса нульпересечения, а квадратор — И рабочих циклов в конце каждого интервала наблюдения. Благодаря этому, увеличивая объем (емкость ОЗУ 2И ), pasрядность сумматоров и ОЗУ предлагаемого обнаружителя-измерителя до объема устройства-прототипа, можно увеличить время Т накопления сигнала в устройстве, а. значит и его чувствительность. Чувствительность предлага. емого устройства для автоподстройки частоты ограничивается требованием превышения .уровнем сигнала уровня помехи в отличие от известного устройства не в полосе пропускания усилителя промежуточной частоты, которая не может быть меньше 2F а в полосе 25f 2Р(М/2}, и следовательно, при М )) 1 чувствительность предлагаемого устройства и надежность вхождения в синхрониэм значительно выше известного. Поскольку N r, 2F 7 = M/2, то при М т) 1 время обнаружения сигнала и перехода в режим слежения Т +

+ Т/N - Т является практически минимально возможным при реализации требуемой чувствительности устройства, Испытания, проведенные на опытных образцах предлагаемого устройства с параметрами:1 5ИГц,fо= 315 кГц, 2F "- 5 кГц, М = 128, Т = 12 5 мс, дали следующие результаты. Чувствительность предлагаемого устройства, характеризуемая отношением мощности полезного сигнала к мощности помехи, равна примерно 12+13 дБ в полосе

2 A f 80 Гц при вероятности 0,9 обнаружения сигнала и перехода в режим слежения за время 12,5 мс.

1092733

Составитель В.Новоселов

Редактор О.Колесникова Техред Т.Фанта Корректор Г.Огар

Заказ 3276/44 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений н открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4