Цифровой интегрирующий вольтметр

Цифровой интегрирующий вольтметр

Иллюстрации

Показать все

Реферат

 

1. ЦИФРОВОЙ ИНТЕГРИРУКЩШ ВОЛЬТМЕТР по авт.св. № 974287, о тли чающийся тем, что, с целью повышения точности.измерения и расширения функциональных возможностей , в него введены шесть ключей,два дополнительных интегратора, компаратор , два запоминающих устройства, два аттенюатора, два фазовращателя, преобразователь фаза - код, формирователи суммарного и разностного сигналов , причем первая и вторая входные шины соединены соответственно с первьм входом первого аттенюатора, входами первого и второго ключей, выходы которых соединены с первым входом второго аттенюатора, второй вход которого соединен с выходом первого запоминающего устройства и с вторым входом первого аттенюатора,,а выходы аттенюаторов соединены с входами преобразователя фаза - код и с первыми входами соответствующих фазовращателей , вторые входы которых объединены и через последовательно соединенные второе запоминающее устройство и третий ключ соединены с выходом преобразователя фаза - код, а выходы соединены соответственно с первыми входами форми зователей разностного и суммарного сигналов и с первьо и входами четвертого и пятого ключей, вторые входы которых соединены с общей шиной, а выходы - с вторыми входами формирователей . суммарного и разностного сигналов соответственно,- выходы которых соединены соответственно с первьм входом тактового генератора И вторым входом первого блока сравнения , при этом вход первого запоминающего устройства через шестой ключ соединен с входом отсчетногр устройства , а выходы ключевых элементов соответственно через первый и второй дополнительные интеграторы соединены с входами компаратора, выходы которого соединены с третьим входом интегратора , а управляющие входы ключей соединены соответственно с управляющими выходами задатчика цикла измерения . 2.Вольтметр по п. 1, о т л ичающийся тем, что в логический блок введены два элемента ИЛИ, первые входы которых соединены соот:о ветственно с выходами первого и четDO вертого элементов 2-2И-ИЛИ, а вторые входы - с выходами второго и третьеэо го элементов 2-2И-ИЛИ. 4 3.Вольтметр по п. 1, о т л ичающийся тем, что первый ключевой элемент выполнен на седьмом , восьмом и девятом ключах, второй ключевой элемент - на десятом,, одиннадцатом и двенадцатом ключах, причем выход первого элемента ИЛИ соединен с первым входом седьмого ключа, второй вход которого соединен с информационным входом первого ключевого элемента и первым входом восьмого ключа, второй вход которого соеди

СОЮЗ СОВЕТСКИХ

СОВЮВВТИ

РЕСГ1УЬЛИК

aQ (и) gag G 01 К 19/25

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОБУСНОМУ СВИДПВЬСТВМ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ С0СР

П0 ДКЛЛМ ИЗОИатэвй И ОтНРЫтйй (61) 974287 (21) 3564545/18-21 (22) 18.03.83 (46) 23.05.84. Бюл. У 19 (72) Г.Е. Максимов, Ю.В. Леонов, AiA. Маслова и А.Л. Круглов (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР

У 974287, кл. G 01 R 19/25, 1982 (прототип) ° (54) (57) 1. ЦИФРОВОЙ ИНТЕГРИРУЮЩИЙ

ВОЛЬТМЕТР по авт.св. В 974287, о тл и ч.а ю шийся тем, что, с целью повыпения точности .измерения и расширения функциональных возможностей, в него введены шесть ключей,два дополнительных интегратора, компаратор, два запоминающих устройства, два аттенюатора, два фазовращателя, преобразователь фаза — код, формирователи суммарного и разностного сигналов, причем первая и вторая входные шины соединены соответственно с первым входом первого аттенюатора, входами первого и второго ключей, выходы которых соединены с первым входом второго аттенюатора, второй вход которого соединен с выходом первого запоминающего устройства и с вторым входом первого, аттенюатора,,а выходы аттенюаторов соединены с входами преобразователя фаза — код и с первыми входами соответствующих фазовращателей, вторые входы которых объединены и через последовательно соединенные второе запоминающее устройство и третий ключ соединены с выходом преобразователя фаза — код, а выходы соединены соответственно с первыми входами формирователей разносткого и суммарного сигналов и. с первыми входами четвертого и пятого ключей, вторые входы которых соединены с общей шиной, а выходы — с вторыми входами формирователей суммарного и разностного сигналов соответственно, выходы которых соединены соответственно с первым входом тактового генератора и вторым вхоцом первого блока сравнения, при этом вход первого запоминающего устройства через шестой ключ соединен с входом отсчетного устройства, а выходы ключевых элементов соответственно через первый и второй дополнительные интеграторы соединены с входами компаратора, выходы которо- g го соединены с третьим входом интегратора, а управляющие входы ключей соединены соответственно с управляющими выходами эадатчика цикла измеI рения.

2. Вольтметр по и. 1, о т л и- и ч а ю шийся тем, что в логический блок введены два элемента ИЛИ, l первые входы которых соединены соответственно с выходами первого и чет1 вертого элементов 2-2И-ИЛИ, а вторые входы — с выходами второго и третьего элементов 2-2И-KIN.

3. Вольтметр по и. 1, о т л ич а ю шийся тем, что первый ключевой элемент выполнен на седьмом, восьмом и девятом ключах, второй

1ключевой элемент — на десятом,. одиннадцатом.и двенадцатом ключах, причем выход первого элемента ИЛИ соединен с первым входом седьмого ключа, второй вход которого соединен с информационным входом первого ключевого элемента и первым входом восьмого ключа, второй вход которого соеди1093984 нен с первым выходом логического блока, а выход — с первым входом девятого ключа, второй вход которого соединен с выходом седьмого ключа, а выход — с выходом первого ключевого элемента, при этом второй выход логического блока соединен с первым входом десятого ключа, второй вход которого соединен с информационным входом второго ключевого элемента и с.первым входом одиннадцатого ключа, 4

Изобретение относится к электроизмерительной технике и предназначено для измерения среднего значения переменных напряжений производной формые

llo основному авт.св. Ф 974287

5 известен цифровой интегрирующий вольтметр, содержащий тактовый генератор, выполненный на датчике длительности цикла измерения, вход которого сое.динен с первым входом тактового генератора, подключенного к шине опорного напряжения, а выход — с первым выходом тактового генератора, подключенным к входу генератора опорно го пилообразного:напряжения, выход которого соединен с первым входом первого блока сравнения, второй вход, которого соединен с шиной входного сигнала, а прямой и инверсный выходы которого соединены соответственно с первьви и вторым входами логического блока; выполненного на элементе

2-2И-ИЛИ, первые, вторые, третьи и инверсные входы которого соединены

)соответственно с первыми, вторыми, третьими и инверсными входами логического блока, первый выход которого, соединен с управляющим .входом ключевого элемента, информационный вход которого. соединен с выходом эталонного генератора, а выход — с первым входом интегратора, выход которого соединен с отсчетным устройством, инвер-. тор, второй и третий блоки сравнения, второй ключевой элемент, а тактовый генератор содержит четвертые и пятые блоки сравнения, логический блок содержит второй, третий, четвертый, второй вход которого соединен с выходом второго элемента ИЛИ, а выход " с первым входом двенадцатого ключа, второй вход которого соединен с выходом десятого ключа, а выход — с выходом второго ключевого элемента, а управляющие входы девятого и двенадцатого ключей соединены с соответствующими управляющими выходами задатчика длительности цикла измерения.

3 пятый и шестой элементы 2-2И-ИЛИ, первый и второй входы второго элемента 2-2И-ИЛИ соединены соответственно с пятым и шестым входами логического блока, первый и второй входы третье" го элемента 2-2И-ИЛИ - соответственно с седьмым и восьмым входами логического блока, а первый и второй входы четвертого элемента 2-2И-ИЛИсоответственно с девятыми десятым входами логического блока, третьи входи второго, третьего и четвертого элементов. 2»2И-ИЛИ соединены с третьим входом. логического блока, а их четвертые входы — с четвертым входом логического блока, причем выходи первого элемента 2-2И-ИЛИ соединены с первыми входами пятого и шестого элемента 2-2И-ИЛИ, при этом выход второго элемента 2-2И-ИЛИ соединен с вторыми входами пятого и шестого элементов 2-2И-ИЛИ, выход третьего элемента 2-2И-ИЛИ " с. третьим входом пятого и четвертым входом шестого элементов 2-2И-ИЛИ, выход четвертого элемента 2-2И-ИЛИ вЂ” с четвертью входом пятого элемента 2-2И-ИЛИ, подключенного к первому выходу логического блока, и третьим входом шестого элемента 2„-2И-ИЛИ, выход которого соединен с вторым выходом логического .блока, подключенного к управляющему .входу второго ключевого элемента информационный вход которого соеди>нен с выходом эталонного генератора, а выход — с вторьвю входом интегратора, при этом первый вход второго блока сравнения соединен непосредственно ,с выходом генератора опорного пилооб3 1093984 разного напряжения и входом инвертора, а второй вход — с выходом инвертора и первым входом третьего блока сравнения, а прямой и инверсный выходы второго блока сравнения соединены соответственно с третьим и четвертым входами логического блока, пятый и шестой выходы которого соединены соответственно с прямым и инверсным выходами третьего блока сравнения, второи вход которого соединен с шиной входного напряжения, причем вторые прямой и инверсный выходы тактового генератора соединены

tc седьмым и восьмым входами логичес- 15 кого блока, третий прямой и инверсный выходы тактового генератора соединены с девятым и десятым входами логического блока, кроме того, первые входы четвертого и пятого блоков сравнения соединены с первым входом тактового генератора, второй вход инверсного блока сравнения — с вторым входом тактового генератора, подклю- . ченного к выходу генератора пилооб- 25 разного опорного напряжения, а второй вход пятого блока сравнения — к третьему входу тактового генератора, подключенного к выходу инвертора, прямой и инверсный .выходы четвертого блока сравнения соединены соответственно с вторыми прямым и инверсным выходами тактового генератора, а прямой и инверсный выходы пятого блока сравнения — с третьими прямым и ин-. версным выходами тактового генерато-

35 ра 1 .

Недостатком известного вольтметра является то,,что возможность его применения в информационно-изиери40 тельных системах ограничивается возрастанием погрешности измерения при отклонении фазового сдвига между измеряемым и опорным напряжением от значений 0 или 3 .

45 .Кроме. того, зачастую возникает необходимость в измерении дифференциальной составляющей (разности) двух входных напряжений, что не обесиечивает известное устройство;

Цель изобретения - повышение точности измерения и расширение функциональных возможностей.

Цель достигается тем, что в цифровой интегрирующий вольтметр введены шесть ключей, два дополнительных интегратора, компаратор, два запоминающих устройства,. два аттенюатора, два фазовращателя, преобразователь фазакод, формирователи суммарного и разностного сигналов, причем первая и вторая входные шины соединены соответственно с первым входом первого аттенюатора, входами первого и второго ключей, выходы которых соединены с первым входом второго аттенюатора, второй вход которого соединен с вы" ходом первого запоминающего устройства и с вторым входом первого аттенюатора, а выходы аттенюаторов соединены с входами преобразователя фазакод и с первыми входами соответствующих фазовращателей, вторые входы которых объединены и через последовательно соединенные второе запоминающее устройство и третий ключ соединены с выходом преобразователя фаза код, а выходы соединены соответственно с первыми входами формирователей разностного и суммарного сигналов и с первыми входами четвертого и пя-! того ключей, вторые входы которых соединены с общей шиной, а выходы— с вторыми входами формирователей сум-. марного и разностного сигналов соответственно, выходы которых соединены соответственно с первым входом тактового генератора и вторым входом первого блока сравнения, при этом вход первого запоминающего устройства через шестой ключ соединен с входом отсчетного устройства, а выходы ключевых элементов соответственно через первый и второй дополнительные интеграторы соединены с,входами компаратора, выходы которого соединены с третьим входом интегратора, а управляющие входы ключей соединены соответственно к управляющими выходами задатчика цикла измерения.

В логический блок введены два элемента ИЛИ,.первые входы которых соединены соответственно с выходами первого и четвертого элементов

2-2И-ИЛИ, а вторые входы - с выходами второго и третьего элементов 2-2И-ИЛИ.

Кроме того, первый ключевой элемент выполнен на седьмом, восьмом и девятом ключах, а второй ключевой элемент на десятом, одиннадцатом и двенадцатом. ключах, причем выход первого элемента ИЛИ соединен с первым входом седьмого ключа, второй вход которого соединен с информационным входом первого ключевого элемента и первым входом восьмого ключа, второй вход которого соединен с первым выходом логического блока, а выход — с

5 10939 первым входом девятого ключа, второй вход которого соединен. с выходом седьмого ключа, а выход - с выходом первого ключевого элемента при этом второй выход логического блока соеди5 нен с первым входом десятого ключа, второй вход которого соединен с информационным входом второго ключевого элемента и с первым входом одиннадцатого ключа, второй вход которо- 1б го соединен с выходом второго элемента ИЛИ, а выход - с первьв4 входом двенадцатого ключа, второй вход которого соединен с выходом десятого ключа, а выход — Ъ выходом второго клю чевого элемента, а управляющие входы девятого и двенадцатого ключей соединены с соответствующими управляющими выходами задатчика длительности цикла измерения. 20

На фиг.1 показана структурная электрическая схема предлагаемого вольтметра; на фиг.2 — структурная электрическая схема выполнения эадатчика длительности цикла измерения; на фиг.3 -- временные диаграммы работы вольтметра; на фиг.4 — временные диаграмьа4 работы задатчнка длительности цикла измерения.

Вольтметр содержит блоки 1 — 3 сравнения, генератор 4 опорного пилообразного напряжения, инвертор 5,. тактовый генератор 6, логический блок .

7, выполненный иа элементах 2-2И-ИЛИ 813, эталонный генератор 14, ключевые эле" менты 15 и 16 интегратор 17, отсчет-15 ное устройство 18. Тактовый генера« тор содержит блоки 19 и 20 сравнения и задатчик 21 длительности цикла измерения, ключи 22 — 27, интеграторы 28 и 29, компаратор 30, эапоми40 нающие устройства 31 и 32, аттенюаторы 33 и 34, фаэовращатели 35 и Зб, преобразователь 37 фаза - код, формирователи 38 и 39 разностного и сум45 марного сигналов. Логический блок 7 содержит элементы ИЛИ 40 и 41, ключевой элемент 15 - ключи 42 - 44, ключевой элемент 16 - ключи 45 — 47, .задатчик 21 (фнг.2) - нуль-органы 48, счетчик 49 импульсов, дешифратор 50, формирователь 51 импульсов запуска генератора 4. Задатчик 21 имеет выходы, являющиеся управляющими выходами 52-59. Первая входная шина через аттенюатор 33 и фазовращатель Зо соединена с первым входом формирователя 38 разностного сигнала, а вторая входная шина через ключ 24, ат-.

84 б тенюатор 34 и фазовращатель 36 соединена с вторым входом формирователя

39 суммарного сигнала..

Ключи 23 и 24 подключены к входам обоих аттенюаторов 33 и 34.

Выходы аттенюаторов 33 и 34 соеди- с иены с входами преобразователя 37 фаза — код. Выход преобразователя 37 фаза - код через ключ 27 и запоминающее устройство 32 подключен к управляющим входам фазовращателей 35 и 36.

Второй вход формирователя 38 раэ-. ностного сигнала и первый вход формирователя 39 суммарного сигнала через ключи 25 и 26 могут подключаться соответственно к выходам фазовращателей 36 и 35 либо к общей шине.

Выходы формирователя 38 соединены с входами блоков 1 и 3 сравнения, вторые входы которых соединены с выходами генератора 4 и инвертора 5.

Синхронизирующнй вход генератора

4 пкпообразного напряшения соединен с выходом задатчика 21 длительности цикла тактового генератора 6. Прямые и инвертированные выходы блоков 1, 2, 3, 19 и 20 сравнения соединены с входами логического блока 7, выходами подключенного к управляющим входам ключевых элементов 15 и 16.

Выход эталонного! генератора 14 через ключевые элементы 15 н 16 связан с первым и вторым информационными входами интегратора 17, а такыре с входами интеграторов 28 и 29 соответственно. При этом первый информационный вход интегратора t7 и вход интегратора 28 через ключ 43 мохет подключаться к выходу ключа 42 либо

44, а второй вход интегратора 12 и вход интегратора 29 через ключ 46— к выходу ключа 45 или 47.

Выход интегратора 17 через ключ

22 и запоминающее устройство 31 подключен к управляющим входам аттенюа-. торов 33 н 34, а управляющий вход интегратора 17 соединен с выходом компаратора 30. Выход интегратора 17 соединен такие с входом отсчетного устройства 18.

В качестве запоминающих устройств

31 и 32 интеграторов 28 и 29 могут быть применены, например двоичные счетчики, а в качестве интегратора

17 - реверсивный счетчик» Компаратор

30 мошет быть выполнен на основе двоичных дешифраторов, аттенюаторы

33 и 34 .- на основе цифроанапогового преобразователя на базе матриц R-2R. (2) 7 109

В качестве преобразователя фазакод 37 могут быть применены измерители интервалов времени между переходами через куль входных сигналов, применяемых в цифровых фазометрах

Фазовращатели 35 и 36 могут быть выполнены, например, по мостовым схемам, в качестве одного из плеч которых используется преобразователь код — сопротивление.

Вольтметр может работать в следующих режимах: режиме автоматической коррекции неидентичности амплитуднофазовых характеристик каналов; режиме автоматической компенсации фазового сдвига между входными сигналами; режиме измерения дифференциальной сос тавляющей входных напряжений.

Управление указанными режимами осуществляется с помощью ключей 22, 23, 24, 25, 26, 43 и 46. При этом возможность работы в каждом из перечисленных режимов осуществляется соответствующей комбинацией напряжений, подаваемых на управляющие входы ключей от задатчика 21 и обеспечивающих необходимое их состояние по заданной программе.

На фиг.3 наличие положительного напряжения на вйходах 52 — 59 соответствует открытому состоянию ключей

22 — 27 и образованию связи между входом ключа 42 и входом интеграторов

17 и 28 через ключ 43, и выходом ключа 47 с входами интеграторов 17 и

29 через ключ 46.

При отсутствии напряжения на выходах 52 — 59 задатчика 21 ключи

22 — 27 закрыты, разрываются связи между выходом ключа 42 и входами интеграторов 17 и 28, а также выходом ключа 47 с входом интеграторов 17 и

29, при этом образуются связи между выходом ключа 44 с входами интеграторов 17 и 28 через ключ 42 и выходом ключа 45 с входами интеграторов 17 и 29 через ключ 46.

11ервый иэ указанных режимов является вспомогательным, осуществляющим автоматическую коррекцию неидентичности коэффициентов передачи трактов вход аттенюатора 33 — выход ключевого элемента 15 и вход аттенюатора 34 — выход ключевого элемента

16, а также автоматическую коррекцию неидентичности фазовых характеристик входных трактов устройства.

Во втором режиме осуществляется. автоматическая компенсация фазового

3984 8 сдвига между входными сигналами.

Данный режим, также является вспомогательным,. обеспечивающим повышение точности измерения. среднего значения дифференциальной составляющей входных напряжений. Однако в этом режиме устройство с учетом несущественных изменений может быть использовано как двухканальный вольтметр, поз10 воляющий измерять средние значения входных напряжений, их дифференциальную составляющую, а также фазовый сдвиг между входными напряжениями.

Указанные измерения могут осуществ-;

15 ляться поочередно либо при необходимости и при соответствующем выполне нии отсчетного устройства — одновремен. о.

Третий режим с учетом коррекций

2О амплитудно-фазовых характеристик, осуществленных в.трех предыдущих режимах, обеспечивает повышенную точность и помехоустойчивость измерения дифференциальной составляющей входных

25 сигналов.

Первые гармоники сигналов, дифференциальная составляющая которых подлежит измерению, имеет вид:

ЗО П„(t ) - Ч„з

V (t) = Ч2 sin(ut +У)

2 где Ч„ и Ч вЂ” амплитудные значения

1 сигналов VÄ (t) и

V (t) соответственно;

Ч вЂ” относительный фазовый сдвиг между сигналами; ш=2РŠ— круговая частота.

В режиме коррекции амплитудно-фазовой неидентичности каналов источник сигнала V„ (t) поступает на вход аттенюатора 33 и через ключ 23 — на вход аттенюатора 34. Режим коррекции

45 амплитудно-фазовых характеристик каналов осуществляется в два этапа.

Перед выполнением первого этапа второй вход формирователя 38 и первый выход формирователя 39 через ключи о 25 и 26 подключены к общей шине, первый вход интегратора 17 и вход ин тегратора 28 через ключ 43 соединен с выходом ключа 42, а второй вход интегратора 17 и вход интегратора 29 через ключ 46 подключен к выходу ключа 47. Ключи 22, 27 и 24 разомкнуты.

Если считать, что в исходном состоянии фазовращатели 35 и 36 не вно9 109398 сят, фазового сдвига в сигналы, проходящие через них, коэффициенты пе1 редачи фазовращателей 35 и 36 и формирователей 38 и 39 равны единице, а цифровые коды на выходе запоминающих устройств 31 и 32 равны нулю, то сигналы на входах преобразователя

37 фаза код и на выходах формирователей 38 и 39 имеют вид:

I !

10 . П (t) = К V (С) = К„V„scott (3) U" (t) - K U (t) = К Ч sin(cvt+a9)

1 2 1 2 1 (4)

15 где hQ — фазовая неидентичность вход. ных трактов;

К =К +K N- коэффициент передачи атте1 о v нюатора 33;

К =К -К И вЂ” коэффициент передачи атте2 0 ЧИ нюатора 34;

Ко- коэффициент передачи аттенюатора при И 0;

Кч — коэффициент пропорциональности; 25

N =N +N» — цифровой код на выходе эа1( поминающего устройства 31 после коррекции амплитудно-фазовых характеристик каналов; 30

N» и N — цифровые коды, вводимые в

1 И запоминающее устройство 31 после первого.и второго этапов коррекции соответственно.

Коэффициенты передачи К., и К, за35 висящие от Ко и Кч, первоначальйо выбираются исходя из динамического диапазона входных сигналов и обеспечения линейного режима каскадов уст ройства.

Цикл измерения задается тактовым генератором 6, выполненным на задатчике 21 длительности цикла, на выходе которого образуются импульсы запуска (фиг.За) генератора 4 опорного пилообразного напряжения. Прямое опорное пилообразное напряжение Ч подается на входы блоков 1, 2 и 20 сравнения, а инвертированное Ч

1 (фиг.Зб), — на входы блоков 2, 3 и

19 сравнения.

Напряжение (3) подается на сигнальные входы блоков 1 и 3 сравнения, а напряжение (4) — через первый вход тактового генератора 6 на вторые входы блоков 19 и 20 и синхронизирующий . вход задатчика 21. Для данного ре- . жима работы напряжению (3) соответ4 10 ствует сигнал Ч (фиг. Зб), а напряжению (4) — сигнал Ч, в данном случае фазовый сдвиг роли не играет и равен нулю (фиг.Зб).

На прямых и инверсных выходах блоков 1, З,о19 и 20 сравнения образуются прямоугольные импульсы, когда напряжения U (t), U"(t) больше или

1 1 меньше значения пилообразного напря- . жения.

На фиг.Зв, r показаны напряжения на прямых выходах блоков 1 и 3, а на фиг. 3е, ж — на прямых выходах блоков 19 и 20 соответственно.

Блок 2 из прямого и инвертированного пилообразного напряжений формирует прямоугольные импульсы (фиг.Зд).

Сигналы с выходов блоков 1, 2, 3, 19 и 20 поступают на входы элементов, 8, 9, 10 и 11, в результате чего вы- . ходное напряжение элемента 8 имеет вид, показанный на фиг ° Зи, элемента

9 — на фиг.Эк, элемента 10 - на фиг. 2л, элемента 11 — иа фиг. Зм.

Напряжения, показанные на фиг.Зи,к через элемент ИЛИ 40 воздействуют на управляющий вход ключа 42, а сигналы, показанные на фиг. Зл, м, через элемент ИЛИ 41 — на управляющий вход ключа 47. При этом выход эталонного генератора 14 через ключи 42 и 43 подключается к первому входу интегратора 17 и к входу интегратора 28, а .через ключи 47 и 46— к второму входу интегратора 17 и к входу интеграторй 29. В результате интеграторы 28 и 29 зафиксируют, соответственно, числа: (5) N1 к1 Кч Ч11

2 2 ч 1 (6) а на выходе интегратора 17 получим цифровой отсчет

"-™ Иг -К Ч1(К1 Кг) (7) причем знак числа N;.определяется выходММм сигналом компаратора 30 в зависимости от того какое из чисел (Nz или N ) больше.

Через замкнутый ключ 22 код вводится в запоминающее устройство 31, воздействуя.на аттенюаторы 33 и 34, так, что

N =+4N < 23K КЧ (8) где ЬИ - цифровой отсчет на выходе интегратора 1Т, обусловленный погреш(9) Nq= + К,, где К вЂ” коэффициент пропорциональМ ности.

Введением кода в запоминающее устройство 32 через ключ 27 завершается этап предварительной коррекции амплитудной и фазовой неидентичности каналов.

Перед выполнением второго этапа— точной коррекции амплитудной неидентичности каналов — второй вход преобразователя 38 через ключ 25, подключается к выходу фазовращателя 36, а первый вход преобразователя 39 через ключ 26 — к выходу фазовращателя 35. Первый вход интегратора 17 и вход интегратора 28 через ключ 43 подключается к выходу ключа 44, а второй вход интегратора 17 и вход интегратора 29 через ключ 46 — к выходу ключа 45, ключи 22 и 27 разомкнуты, а,ключи 23 н 24 сохраняют предыдущее положение.

Если пренебречь погрешностью коррекции неидентичности фазовых характеристик каналов, то после подачи

11 109 ностью коррекции неидентичности коэффициентов передачи трактов ДК.

Пределом точности коррекции в данном случае является приращение напряжения gK Ч на выходе формирователей 38 и 39, приходящееся на шаг квантования.

Если считать, что приращение коэффициентов передачи дК аттенюаторов

33 и 34, определяемое, например, количеством разрядов матрицы R-2R, может быть выбрано достаточно малым, а частота тактовых импульсов эталонного генератора 14 выбрана исходя из быстродействия элементной базы, на которой выполнен вольтметр,то точность коррекции определяется, главным образом, уровнем сигналов, на выходе формирователей 38 и 39.

Воэможность повьппения коэффициентов передачи формирователей 38 и 39 с целью увеличения уровня выходного сигнала, ограничена динамическим диапазоном входных сигналов и необходимостью работы формирователей в линейном режиме.

Преобразователь 37 фаза — код зафиксирует на выходе цифровой отсчет, пропорциональный фазовому сдвигу Ü×, вносимому фазовой неидентичностью каналов:

3984

12 сигналов (3) и (4) на входы аттенюаторов 34 и 35 на выходах формирователей 38 и 39 образуются суммарный и разностный сигналы:

U (t) = + 2ЬК К вЂ” V< sin w ; (1О) U+(t) 2 K sinwtв

10 где ЬК вЂ” погрешность предварительной, коррекции амплитудной неидентичности каналов;

К»- коэффициент передачи формирователя 38 разностного

l5 сигнала в случае использования интегральных операцион(ных усилителей может быть достаточно большим.

Сигналы (10) и (11) поступают на

20 входы блоков 1, 3 и 20.

Далее цикл измерения аналогичен вьппе описанному. При этом сигнал U на фиг. Зб соответствует напряжению

U+(t), сигнал V» изображенный на

2S фиг.Зб сплошной линией — напряжению

Ч (t) при V (t) > 0, а сигнал Ч2, показанный штриховой линией — напряжению Ч () при V (t) (О.

В результате при V (t) ) 0 импуль30 сы, показанные на фиг. Зв,г образуются на прямых выходах блоков 1 и 3 сравнения соответственно, а при

V-(t) (0 напряжение, показанное на фиг. Зв, образуется на выходе блока

3, а на фиг. Зг - на выходе блока 1.

Блок 2 иэ прямого и инвертированного пилообразного напряжения формирует прямоугольные импульсы (фиг. Зд).

На выходах блоков 19 и 20 тактового генератора 6 образуются прямоугольные импульсы, показанные на фиг. 3e,ж; а на выходах элементов

10 и 11 — импульсы, показанные на

45 фиг. Зл м соответственно. При V (t)2 0 напряжение на выходе элемента 8 соответствует представленному на фиг.Зи, а на выходе элемента 9 — на фиг. Зк.

При V (t) CO (показан на фиг. Зб штриховой линией) напряжение в соответствии с фиг. Зи образуется на выходе элемента 9, а в соответствии с фиг. Зи - на выходе элемента 8.

При Ч (t) > 0 импульсы (фиг. Зи) совпадут по времени с импульсами (фиг. Зл)., а импульсы (фиг,Зк) — с импульсами (фиг. Зм) на входе элемента 12„ а на его выходе образуется напряжение фиг. Зн.. На выходе элемен93984 14

37 фаза — код зафиксирует на выходе цифровой отсчет, пропорциональный фазовому сдвигу:

И +2К, дК KV

13 10 та 13 будет при этом постоянно присутствовать нулевой уровень.

При 7 (с)<0 отмеченное выше временное совпадение импульсов происходит на входах элемента 13 и сигнал (фиг. Зи). появится на его выходе, а на выходе элемента. 12 будет постоянно присутствовать, нулевое напряжение..

Таким образом, при Ю (t)>0 через ключи 44 и 43 ключевого элемента !5 происходит подключение эталонного генератора 14 к первому входу интегратора 17, к входу интегратора 28, при V„(t)<0 через ключи 45 и 46 ключевого элемента 16 - к второму входу интегратора 17 и входу интеграто- ра 29.

На выходе интегратора 17 будет зафиксирован отсчет

Причем знак определяется, как и раньше, выходиьав сигналом компаратора 30.

Введением кода (12) s запоминающее устройство 31 через ключ 22 за-, вершается этап точной коррекции амплитудной нендентичности каналов. а

В данном случае погрешность коррекции, контролируемая но коду на выходе интегратора 17, может быть записана в виде:

26

30 и =К,,, (14) о

Введением кода (14) в запоминающее устройство 32 обеспечивается компенсация фазового сдвига Y между сигналами, что повышает чувствительность измерения дифференциальной составляющей входных сигналов. Если одновременно с указанной компенсацией Ч необходимо измерить каждый из указанных сигналов, предварительное значение их дифференциальной составляющей, то перед выполнением данного этапа формирователи 38 и 39 с помощью ключей 25 и 26 переводятся в режим одновходовых усилителей, а вход отсчетного устройства 18 подключается к выходу интеграторов 28, 29 нли 17 °

После проведения коррекций в предыдущих режимах вольтметр готов к точному измерению дифференциальной составляющей входных сигналов. Для этого формирователи 38 и 39 с помощью ключей 25 и 26 переводятся в режим формирования разностного и суммарного сигналов, запоминающие устройства 31 и 32 хранят коды коррекции амплитудной неидентичности каналов и фазового рассогласования между сигналами. Ключи 43 и 46 переводятся в положения

+ЛИ 2 К" К Чъ и

zpe g Kï

К» (13) В результате второго этапа коррекции точность коррекции возрастает в К раз.

Перед выполнением второго режима автоматической компенсации фазового сдвига между входными сигналами источник сигнала U>(t) подключается к входу аттенюатора 33, а источник

U>(t} через ключ 24 - к входу аттенюатора 34 ° который одновременно отключается ключом 23 от источника

V<(t). Перед подачей сигналов

V (t) и U2(t) запоминающее устройство 32 устанавливается в нулевое состояние, а запоминающее устройство

31 хранит «оды коррекции предыдущего peauua.

После. подачи сигналов (1) и (2) на входы устройства преобразователь

S0 нуль-органа 48 на выходе которого образуются импульсы, соответствующие моментам перехода напряжения через нулевой уровень. Указанные импульсы суммируются в счетчике 49. Разрядные шины счетчика 49 подключены к входам дешифратора 50 в соответствии с заданной программой управления ключами вольтметра. При этом моменты

О появления имп на выходах. фор.мирователя 51 М длительности импуль35 второгО этапа точной коррекции амплитудной нендентичности каналов.

После окончания цикла измерения, аналогичного описанному при втором этапе коррекции, ийтегрирующее устройство 17 зафиксирует на своем выходе цифровой отсчет, пропорциональный среднему значению дифференциальной составляющей входных сигналов, несущий инфермацию и о ее знаке.

Задатчик 21 (фиг.2) работает следующим образом.

Переменное напряжение с выхода формирователя 39 поступает на вход

1093984. 16 сов определяются моментами перепадов зуется суммарный сигнал, который напрялений на соответствующих выходах . обеспечивает селективное измерение дешифратора 50, формирующих перед- синфаэных и противофаэных составляюний и задний фронты управляющих им- щих раэностного сйгнала и подавление пульсов. 3 -составляющих с фазовым сдвигом, отФормирователь 51 монет быть выпол- личающимся от значений 0 или относинен, например, íà D-триггерах564ТИ2. тельно опорного сигнала.

Результат измерения является пре- Технико-.экономическйй эффект образованием усредненного за цикл изобретения заключается в том, что измерения мгновенных значений диф- . 1о вольтметр имеет чувствительность иэференциальной составляющей входных .мерения дифференциальной составляющей нанряхеннй. на порядок выше, чем у базового обПредлагаемое устройство обесцечи-. разца, и составляет (0,25 мВ при вает повышенную точность измерения уровне сигналов 1-3 мВ и отношении дифференциальной составляющей вход- 1> сигнал-шум %33 в то время как в баных сигналов при изменении относи- зовом образце не предусмотрены меры тельного фазового сдвига меаду ниии, помехоустойчивости. Время измерения .Нри этом в качестве опорного сиг- : в предлагаемом вольтметре около 5 мс, нала, обеспечивающего повышенную что в 40 раз меньше, чем у базового помехоустойчивость измерения, испопь- З1 образца.

t093984

1093984

1093984

1093984

ЗНКНПИ Захвэ 3417/36 Тирах 711 ПОдйнсиое

Филиал ПШ1 затаит", г. Уагород,уа.йроехткаа, 4