Устройство для вычисления скользящего спектра

Устройство для вычисления скользящего спектра

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СКОЛЬЗЯЩЕГО СПЕКТРА, содержащее блок управления, блок памяти и арифметический блок, информационный выход которого соединен с информационным входом блока памяти, отличающееся тем, что, с целью расширенияфункциональных возможностей путем вычисления скользящего спектра с переменным шагом скольжения, в него введены блок буферной памяти и мультиплексор, первый вход которого соединен с информационным выходом блока памяти, информационный вход арифметического блока подключен к выходу мультиплексора, второй вход которого соединен с информационным, выходом блока буферной памяти, информационный вход которого является информационным входом устройства, причем блок управления содержит пер-, вый и второй мультиплексоры, первый . .tjil.: SaasTrciur И второй счетчики, счетчик адреса Записи, счетчик адреса считывания, первый, второй и третий элементы НЕ, RS-триггер, счетчик итераций, сумматор, первый и второй элементы И, дешифратор, элемент ИЛИ и генератор тактовых импульсов, выход . которого подключен к первому входу первого элемента И и счетному входу первого .счетчика, выход переполнения которого соединен со счетным входом счетчика итераций, выход переполнения которого подключен к управляющему входу счетчика адреса считывания , 5 -входу R5 -триггера и первому входу элемента ИЛИ, вьпсод которого соединен с управляющим входом второго счетчика, выход переполнения , которого подключен к R-входу RS-триггера , выход которого соединен с первым входом второго элемента И, выход которого подключен к счетному входу второго счетчика и счетному входу счетчика адреса записи, выход i -го

СОЮЗ СОВЕТСНИХ

И И Ч

РЕСПУБЛИК аю а! р р. 6 06 F 15/332.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИ ГЕТ СССР

ПС ДЕЛАМ ИЗОБ ЕТЕНИЙ И ОтНРЫтйй (21) 3564705/18-24 (22) 14.03.83 (46) 30.05.84. Бюл. Ф 20 (72) Ю.С.Каневский, Н.Е.Куц, Б.А.Некрасов, А.М.Сергиенко и Б.А.Чупраков (71) Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (53) 681.32(088.8) (56) 1. Авторское свидетельство СССР;

У 480079, кл. 5 06 Г 15/332, 1973.

2. Евтеев !О.И., Кущев Б.И., Пикулин В.С. и др. Аппаратурная реализация дискретного преобразования Фурье .

М., "Энергия", 1978, с. 57 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

СКОЛЬЗЯЩЕГО СПЕКТРА, содержащее блок управления„ блок памяти и арифметический блок, информационный выход которого соединен с информационным входом блока памяти, о т л и ч а ю— щ е е с я тем, что, с целью расширения функциональных возможностей путем вычисления скользящего спектра с переменным шагом скольжения, в не-, го введены блок буферной памяти и мультиплексор, первый вход которого соединен с информационным выходом блока памяти, информационный вход арифметического блока подключен к выходу мультиплексора, второй вход которого соединен с информационным. выходом блока буферной памяти, информационный вход которого является информационным входом устройства, причем блок управления содержит пер". вый и второй мультиплексоры, первый и второй счетчики, счетчик адреса записи, счетчик адреса считывания, первый, второй и третий элементы НЕ, R5-триггер, счетчик итераций, сумматор, первый и второй элементы И, дешифратор, элемент ИЛИ и генератор тактовых импульсов, выход которого подключен к первому входу первого элемента И и счетному входу первого .счетчика, выход переполнения которого соединен со счетным входом счетчика итераций, выход переполнения которого подключен к управляющему входу счетчика адреса считывания,5 -входу R5 -триггера и первому входу элемента ИЛИ, выход которого д

9 соединен с управляющим входом второго счетчика, выход переполнения которого подключен к R -входу к5-триггера, выход которого соединен с первым входом второго элемента И, выход которого подключен к счетному входу второго счетчика и счетному входу счетчика адреса записи, выход j -ro (=О, -1) разряда которого подключен; к 1 -му разряду первого входа первого мультиплексора и входу < --го разряда сумматора, выход -го (1=0,p ) разря-; да которого соединен с входом i -го разряда счетчика адреса считывания, выход i --го (=1,p ) разряда которого соединен с 1 -м разрядом второго вхо- да первогЬ мультиплексора, управляющий вход которого соединен с выходом второго разряда первого счетчика, выход первого разряда которого подключен к входу первого элемента НЕ, выход которого соединен с входом первого разряда второго мультиплексора, управляющий вход которого объединен с входом яешифратора и подключен к

1095188

15 информацион. ому выходу счетчика итераций, выход P --ro разряда счетчика адреса записи соединен с входом второго элемента НЕ, выход которого подключен к входу p --го разряда сумматора, вход переноса которого является входом задания логической единицы устройства, выход дешифратора соединен с вторым входом первого элемента И, выход которого подключен к счетному входу счетчика адреса считывания, выход нулевого разряда которого соединен с входом третьего элемента НЕ, выход которого соединен с нулевым разрядом второго входа первого мультиплексора, информационный вход второго счетчика является входом задания параметра устройства, второй вход второго элемента И явля-.

Изобретение относится к вычислительной технике, предназначено для вычисления циклического, скользящего и мгновенного спеКтров сигналов по алгоритму быстрого преобразования

Фурье- и может быть использовано в анализаторах спектра, работающих в реальном масштабе времени при цифровой обработке сигналов в геологии, медицине, радиолокации.

Известно устройство для нахождения спектров сигналов, включающее арифметический блок, блок оператив ной памяти, мультиплексор и устройст" во управления Г1) .

Недостаток данного устройства—

I невозможность вычисления скользящего спектра сигналов с произвольным шаroM скольжения.

Наиболее близким к предлагаемому по технической сущности является устройство, содержащее г =1/0+1 блоков буферной памяти, блок памяти, формирователи адреса, устройство ввода, блок управления, содержащий блок синхронизации и блоки адресации; арифметический блок, выход которого соединен с информационным входом блока памяти, адресный вход которого подключен к .выходу блока адресации, ется первым синхровходом устройства, а второй вход элемента ИЛИ является вторым синхровхсдом устройства, выход j -го (j =2, р +1) разряда первого счетчика блока управления соединен с -м разрядом второго мультиплексора блока управления, выход которого подключен к адресному входу блока памяти, управляющий вход которого объединен с управляющим входом блока буферной памяти и подключен к выходу второго разряда первого счетчика блока управления, выход дешифратора блока управления соединен с управляющим входом мультиплексора, а выход первого мультиплексора блока управления подключен к адресно-" му входу блока буферной па.мяти. вход которого соединен с выходом блока синхронизации P) . .Однако скользящий спектр в устройстве вычисляется только для одного

5 значения коэффициента смещения 8 .

При необходимости изменить коэффициент смещения (шаг скольжения) требуется доработка как устройства уп,,равления, так и изменение количества и объема блоков буферной памяти, что делает вычисление скользящего спектра с произвольным коэффициентом 6 (1/И А <1) практически невозможным.

Цель изобретения — расширение функциональных возможностей устройст- ва путем вычисления скользящего спектра с переменным шагом скольжения.

Поставленная цель достигается тем, что устройство для вычисления скользящего спектра, содержащее блок управления, блок памяти и арифметический блок, информационный выход

25,êîòîðîãî, соединен с информационным входом блока памяти, введены блок буферной памяти и мультиплексор, первый вход которого соединен с информационным выходом блока памяти, информационный вход арифметического блока подключен к выходу мультиплексора, второй. вход .которого соединен

) 1095188 с информационным выходом блока буферной памяти, информационный вход которого является информационным входом устройства, причем блок управления содержит первый и второй мультиплексоры, первый и второй счетчики, счетчик адреса записи, счетчик адреса считывания, первый, второй и третий элементы НЕ, R5-триггер, счетчик итераций, сумматор, первый и второй эле-10 менты И, дешифратор, элемент ИЛИ и генератор импульсов, выход которого подключен к первому входу первого элемента И и счетному входу первого счетчика, выход переполнения которо- 15

ro соединен со счетным входом счетчика итераций, выход переполнения которого подключен к управляющему входу счетчика адреса считывания, 5-входу "б -триггера и первому входу щ элемента ИЛИ, выход которого соединен с управляющим входом второго счетчика, выход первого переполнения кото-. рого подключен к R --входу Ю -триггера, выход которого соединен с первым вхо-25 дом второго элемента И, выход которого подключен к счетному входу второго счетчика и счетному входу счетI чика адреса записи, выход 1 --ro (=О, $-.1) разряда которого подключен к ЗО

1-иу разряду первого входа первого мультиплексора и входу < -го разряда сумматора, выход i --ro (1= O,p. ) разряда которого соединен с входом j -ro разряда счетчика адреса считывания, выход 1 -го (1=1,P ) разряда которого соединен с 1 -ым разрядом второго входа первого мультиплексора, управляющий вход которого соединен с выходом второго разряда первого счетчика, вы-40 ход первого разряда которого подключен к входу первого элемента НЕ, выход которого соединен с входом первого разряда второго мультиплексора, управляющий вход которого объединен 45 с входом дешифратора и подключен .к

I информационному выходу счетчика итераций, выход р --го разряда счетчика адреса записи соединен с входом вто-. рого элемента НЕ, выход которого подключен к входу Р -ro разряда суммато" ра, вход переноса которого является входом задания логической единицы устройства, выход дешифратора соединен с вторым входом первого элемен- 55 та И, выход которого подключен к счетному входу счетчика адреса считывания, выход нулевого разряда которого соединен с входом третьего элемента НЕ, выход которого соединеч; с нулевым разрядом второго входа первого мультиплексора, информационнный вхоу второго счетчика является входом задания параметра устройства, второй вход элемента И является первым синхровходом. устройства, второй вход второго элемента ИЛИ является вторым с. лнхровходом устройства, выход q -го (1=2, р +1) разряда первого счетчика блока управления соединен с -ым разрядом второго мультиплексора блока управления, выход которого подключен к адресному входу блока памяти, управляющий вход которого объединен с управляющим входом блока буферной памяти и подключен к выходу второго разряда первого счетчика блока управления, выход дешифратора блока управления соединен с управляющим входом мультиплексора, а выход первого мультиплексора блока управления подключен к адресному входу блока буферной памяти.

Блок буферной памяти выполнен с объемом памяти 2 11 слов.

На фиг. 1 изображена структурная схема устройства; на фиг. 2 — блоксхема алгоритма; на фиг. 3 — конкретная реализация адресных блоков и блока синхронизации.

Устройство (фиг. 1) содержит информационный вход 1, блок 2 буферной памяти, адресный узел 3, мультиплексор 4,. блок 5 памяти, арифметический блок б, адресный узел 7, узел 8 синхронизации и выходы 9 и 10 узла синхронизации. По входам 11-13 узла синхронизации поступают соответственно код числа (вход 11), синхроимпульсы, сопровождающие входные данные (вход 12) и сигнал начального занесения кода 0 (вход 13). м

Устройство вычисляет спектральные составляющие И (й) исходного массива М (И) по алгоритму быстрого преб образования Фурье, граф которого представлен на фиг. 2. В используемом алгоритме законы записи и считывания операндов на итерации одинако5 вы. М; обозначает последовательные массивы данных направленного графа;

Q;(Irl) — элементы массива М;(где

6 я изменяется от 0 до p --1; p = Cog g, и=0,1,2,...,М -1 соответствует номеру узла графа в i -ом массиве; 5 =0,1, 2,..., указывает на принадлежность

f . 10951 операндов Q (n) и массивов М (я)

1 1 кб -му исходному массиву. формула получения элементов мас-, сива М (N) из элементов массива

cS

М; (й) имеет вид 5

С1 „, а) = а „(и) а М вЂ”;„). 9I

Формула (1) представляет собой ба-, зовую операцию алгоритма быстрого преобразования Фурье (фиг.2) и реализуется в арифметическом блоке 6, известном по авт. св. СССР Ф 734707 или N - 736113, В зависимости от значения (в результате выполнения алгоритма быстрого преобразования фурье получают сле-щ дующие спектры массивов: 6 =1 — цикли ческий; 1/И c B< -скользящий; 8 =1/М мгновенный.

Блок управления (фиг. 3), состоящий из узла 8 синхронизации и адресных узлов 3 и 7, содержит генератор тактовых импульсов 14, счетчики 15 тактовых импульсов, количество разрядов которых р+1 элемент И 16, входы мультиплексоров 17. 1 — 17.Р, эле- З мент НЕ 18, входы мультиплексоров

19.1 — 19.)+1 счетчик 20 итерации, количество разрядов которого

) о®АМ =K (где К вЂ” округление до большого целого), дешифратор 21 (1-ой итерации), элемент ИЛИ 22, R5 -триг35 гер 23, счетчик 24 адреса считывания, количество разрядов которого равно

p+1 счетчик 25 кода Q (количество разрядов р ), элемент И 26, счетчик 27 адреса записи (количество раз-. рядов р+1), сумматор 28, вход 29 логической единицы, а также элементы НЕ 30, 31.

Счетчик 25 кода Q работает в ре45 жиме вычитания.

Процесс вычисления спектра по алгоритму быстрого преобразования

Фурье в устройстве состоит из Fog > Ц итераций. На 1 -ой итерации, согласно фиг. 2, вычисляется массив М

Каждая итерация состоит из М/2 шагов.

На каждом шаге из элементов Ц (k) и

g,(о+И/2 ) вычисляются элементы

Я +

Q;,„(n) и Q;, (и+И/2 ).

Каждый наг, в свою очередь, разбит на четыре такта. На первом такте выполняются считывание операнда

5-ro мас< ива 4 д (+И/2) из блока 2

88 памяти при i =0 или считывание операнда Q; (и+Ц/2 " ) из блока 5 памяти при остальных 1; на втором — счи. тывание операнда Я (п) при 1 =0 иэ о блока 2 памяти или считывание операнда(; (и) из блока 5 памяти при

5 остальных 1, умножение Q „(n+ N/2 " ) на весовой коэффициент -4 "" (i =0, 1, ..., p -1); на третьем такте выполняется запись в блок 2 памяти очередного входного данного, запись в блок 5 памяти результата выполнения базовой операции Q (И+И/2 ) (i =О, 1, ..., p -1); на четвертом такте режим записи входного операнда в блок 2 памяти сохраняется и, кроме того, выполняется запись результата

Я

Q;+„(n) в блок 5 памяти (1 =О, 1, р-1).

После накопления в блоке 2 буферной памяти необходимого для формирования массива б +1 количества данных равного g процесс поступления входных данных в устройство прекращается.

После окончания выполнения алгоритма БПФ над массивом 5 происходит формирование начального адреса массива 5 +1 и процесс вычислений повторяется.

Необходимым условием работы устройства является 4 тч ) f c„s„ (где » — частота следования тактовых импупьсов генератора 14 тактовых импульсов; 1с„ ц — частота поступления входных данных. Кроме того, с целью упрощения описания работы узла 8 синхронизации и адресных узлов 3 и 7 принимают Q /Х сТ сй l3a ьпя (где Т „ — время выполнения алгоритма быстрого преобразования Фурье.

Рассмотрим работу устройства на примере вычисления спектра массива

М (М) при М =8, j =2, Е =1/4.

Для этого случая счетчик 15 тактовых импульсов имеет 4 разряда, счетчик 20 итераций — 2 разряда, счетчик 25 кода Q — 3 разряда, счетчик 27 адреса записи и счетчик 24 адреса считывания по 4 разряда, количество мультиплексоров 17.1

17.р равно 3, количество входов каждого иэ этих мультиплексоров — 3, количество мультиплексоров 19,1

19ф+1 — 4,.объем блока 2 буферной памяти — 16 слов, объем блока 5 памяти — 8 слов.

В исходном положении счетчик 15 тактовых импульсов, счетчик 20 пте188

7 1095 раций и счетчик 24 адреса считывания находятся в нулевом состоянии,. триггер 23 — в единичном, счет-; чик 27 адреса записи — в состоянии

0111» следовательно, в блок 2 памя-- 5 ти по адресам с А =0000, по А =0111 записаны исходные операнды 0 (О)+

+о (7) М (8) массива. По сигналу

"Занесение кода", который, допустим, поступил по входу 13 в счетчик 25 кода Q — - записан код 1=001, поступающий по входу 11, на входе дешифратора 21 1-ой итерации присутствует единичное значение, которое разрешает прохождение информации с выхода блока 2 памяти через мультиплексор 4 на вход арифметического блока 6. На управляющих входах мультиплексоров 17.1 — 17.р присутствует код 000, который разрешает прохождение информации с первых входов этих мультиплексоров.

На управляющих входах мультиплексоров 19.1 — 19.р +1 присутствует нулевое значение, которое обеспечивает прохождение адреса, сформированного счетчиком 24 адреса считывания через мультиплексоры 19.1 — 19.р+1, а также устанавливает режим считывания на управляющих входах блоков 2 и 5 памяти, следовательно, единичное значение на управляющем входе мультиплексоров 19.1 — 19.р+1 разрешает прохождение через мультиплексоры 19.1 — 19.р+1 адреса, сфор- З5 мированного счетчиком 27 адреса записи, и обеспечивает режим записи в блоках 2 и 5 памяти.

На адресных входах блока 2 памяти

2 присутствует адрес A =0100, на адрес-40 ных входах блока 5 памяти Л =0000.

Поэтому на выходе блока 2 памяти присутствует операнд ao(4), который

6 через мультиплексор 4 поступает на вход арифметического блока 6. На вы- 45

1 ходе блока 5 памяти может присутствр= вать любой операнд, так как он не влияет на вычисления в арифметичес-. ком блоке 6.

Примем исходное состояние за пер- gg вый такт 1-го шага работы устройства.

Во втором такте первого шага с приходом первого синхроимпульса.с выхода генератора 14 тактовых импуль- сов состояние на управляющих входах мультиплексоров 17.1 — 17. р и 19.1

19.р+1, блоков 2 и 5 памяти и на выходе дешифратора 21 не изменяется, состояние счетчика 15 тактов и счетчика 24 адреса считывания 0001, поэтому из блока 2 памяти по адресу 2 ,,А =0000 считывается второй one о ранд (О), который через мультиплек-. сор 4 поступает на вход арифметического блока 6. В арифметическом блоке 6 выполняется умножение Ao(4) на,Ф1 к ., 1

В третьем такте первого шага с приходом второго тактового импульса состояние счетчика 15 тактов и счетчика 24 адреса считывания изменяется на 0010, на управляющих входах муль» типлексоров 17.1 — 17.р код не изме" няется, на управляющем входе мультиплексоров 19.1 — 19.ð+1 имеется значение 1 и тогда на адресный вход блока 2 памяти поступает значение с выхода счетчика 27 адреса записи, на управляющих входах блоков 2 и 5 @амяти присутствует "I", соответствующая ,режиму записи. В арифметическом блоке 6 вычислен результата (4)=ао(0) — a (4) W ", который записывается в блок 5 памяти по адресу А =100, сформированному мультиплексорами

17.1 - 17.р и счетчиком 15 тактовых импульсов. Если к этому времени на вход устройства поступило входное

6+1 данное бо (О), то состояние счетчика адреса записи изменяется на 1000, и по адресу А -1000 в блок 2 памяти записывается операнд а о (О). Состояние счетчика 25 кода Q изменяется

-.на 000. Если входное данное не поступало, состояние этих счетчиков не изменяется.

1.

В четвертом такте первого шага состояние счетчика 15 тактовых импульсов и счетчика 24 адреса считывания имеется 0011, состояние управляющих,входов мультиплексоров 19. 1

19.р+1 и 17.1+17.р не изменяется.

В блоке 2 памяти сохраняется режим записи исходного данного ao " (О) .

В арифметическом блоке 6 вычисляют второи результат базовой операции

Qo(0)+ao(4)Ъ " =a (0), который записывается в блок 5 памяти по адресу

5»

А =000. Аналогично выполняются остальные шаги первой итерации, на которых устройство .3 и 7 адресации формируют значения адресов в соответствии с графом на фиг. 2. После выполнения. первой итерации сигнал переполнения с выхода счетчика 15

1095188

10 тактовых импульсов изменяет состояние счетчика 20 итераций на 01. На выходе дешифратора 21 устанавливается нулевой уровень, который paspeшает прохождение информации с выхо- 5 да блока 5 памяти на вход арифметического устройства 6.

На последующих итерациях 6 1,2), например на первой итерации при второй базовой операции, базовые операции и запись входных данных осуществляются следующим образом.

В первом такте выполняется считы вание операнда а (3) по адресу А =011

5 иэ блОка 5 памяти, затем он поступает15 в .арифметический блок 6 через мультиплексор 4, на управляющем входе которого присутствует нулевое значение, во втором такте выполняется считывание операнда и (1) по адресу А =001 20

-из блока 5 памяти, вычисление произведения aв (3) W 1" в арифметическом

1 устройстве б. В третьем такте в блок 5 памяти записывается результат

a (3) по адресу А =011. Если на вход устройства поступйл.входной операнд

a "(1), то синхроимпульс, сопровождающий входную информацию, изменяет состояние счетчика 27 адреса записи на 1001 и по адресу А„=. 1001 выполня- 30

2 ется записьа 1 (1) в блок 2 памяти. о

Изменяется также состояние счетчика 25 кода Q с 000 на 111, при этом . возникает сигнал переноса с выхода счетчика 25 кода Q,,который устанав-з ливает R5-триггер 23 в нулевое состояние, тем самым .запрещая прохождение последующей информации на вход устройства. В четвертом такте режим записи входных данных сохраняется в блоке 2 памяти, в блок 5 памяти записывается по адресу А =001 второй результат выполнения базовой операции а (1).

После окончания выполнения алгоритма быстрого преобразования Фурье сигнал переполнения с выхода счетчика 20 итерации изменяет состояние гэ-триггера 23 на единичное, разре« шая этим поступление исходных данных.

Кроме того, тот сигнал записывает код Q-1 в счетчик 25 кода Q, а также в счетчик 24 адреса считывания начальный адрес массива 5 +1, который равен

0010 (сформирован сумматором 28 и элементом НЕ 29). Затем процесс вычисления повторяется.

Для изменения значения 1 в счетчик 25 кода g может заносится произвольное значение Q -1 после выполнения алгоритма быстрого преобразования Фурье, при этом надо изменить этот код на входе 11. Значение g -1 может быть изменено также в произвольный момент времени оператором, при подаче сигнала "Зались кода Q "" по входу 13.

Таким образом, устройство позволяет вычислять спектр сигналов с про-i извольным коэффициентом смещения (1/N<6<1) без изменения принципиаль-.ной схемы устройства.

1095188

1095188

1095188

Составитель А. Баранов

Редактор Л.Пчелинская Техред,П.Иикеш Корректор С.!Иекмар

Заказ 3599/31 Тираж 699 Подписное

В11ИИПИ Государственного комитета СССР по делам изобретений и открытий

11303S, Москва, Ж-35, Раушская наб., д. ч/5

Филиал 1П1П Патент, r.Óæãîðîä, ул.Проектная,