Устройство для измерения отношения частот

Устройство для измерения отношения частот

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ , ОТНОШЕНИЯ ЧАСТОТ, содержащее последовательно соединенные генератор об-, разцовой частоты, блок управления и Запоминающее устройство, а также первый частотный датчик, преобразоват ль периода частоты в двоичный код, информационные выходы которого соединены спервыми входами регистра хранения кода, информапионные выходы которого подключены к ИН|1)ОРмаиионным входам первого лелителя частоты, выход которого подключен к его входу управления переписью кода, второй частотный датчик, выход которого соединен с вторым входом блока управления, второй выход последнего подключен к второму входу первого делителя частоты, третий выход блока управления соединён с третьим входом первого делителя частота и с первым входом накопительного счетчика, выход которого соединен с вторым входом запоминаютего устройства, четвертый выхол блока управления соединен с первым входом преобразователя периода частоты в двоичный код, отличающееся тем, что, с «елью расширения диапазона час-нот при сохранении точности измерения, в него в дены второй делитель частоты, элемент ИЛИ, ступенчатый делитель частоты , коммутатор, формирователь импульсов и счетчик номера интервала, причем второй и третий выходы блока управления соединены соответственно с первыг и вторым входами второго делителя частоты, выход которого связан с вторым входсял накопительного счетчика и первым входом элемента ИЛИ, второй вход которого соеди нен с выходом первого делителя частоты , а внход элемента ИЛИ подключен к входу управления переписью кода второго делителя частоты, информационные входы которого соединены с информанионными выходами m старишх раз€ рядов п-разрядного регистра хранения кода, выход первого частотного датчика соединен с входом ступенчатого делителя частоты, внхода которо го подключены к сигнальным входам когФ1утатора, выход которого подклю ,чен к входу формирователя импульсов и к второму входу преобразователя .периода частоты в двоичный код, выход которого соединен с третьим входом блока управления, пятый выход которого подключен к третьему входу эапоютнаюгцего устройства и к входу сд управления переписью регистра хране-vi ния кода, а шестой выход соединен с .входом обнуления преобразователе периода частоты в двоичный код, входом обнуления ступенчатого делителя частоты и входом обнуления счетчика номера интервала, выходы которого подсоединены кчетвертому входу запоминаютего устройства и управляющему входу коммутатора, выход Лормирователя импульсов связан с четвертым входом блока управления, седьмой выход которого подключен к входу счетчика номера интервёша.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(59 -6 01 R 23/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3571814/18-21 (22) 30.03.83 (46) 30.06.84, Бюл. Р 24 (72},В.Б.Давыдов, К.В.Колесников, М.С.Смотрицкий и Ю.A.Òîðîïîâ (71) Ленинградский ордена Ленина электротехнический институт им. В.H,Óëüÿíoâà (Ленина1 (53) 621.317(088.8) (56) 1. Авторское свидетельство СССР

М 6489i.4, кл. G 01 R 23/00.

2. Авторское свидетельство СССР

Р 538306, кл. G 01 R 23/00. (54)(57) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ . OTHOfOFHHR ЧАСТОТ. содержащее последовательно соединенные генератор об-. разцовой частоты, блок управления и запоминающее устройство, а такжепервый частотный датчик, преобразователь периода частоты в двоичный код, информационные виходы которого соединены с первыми входами регистра хранения кода, информапионные выходы которого подключены к информационным входам первого делителя частоты, выход которого подключен к его входу управления переписью .кода, второй частотный датчик. вы- . ход которого соединен с вторым входом блока управления, второй выход последнего подключен к второму входу первого делителя частоты, третий выход блока управления соединен с третьим входом первого делителя частоты и с первым входом накопительного счетчика, выход которого соединен с вторым входом запоминающего устройства. четвертый выход ,Ф блока управления соединен с первым входом преобразователя периода частоты в двоичный код, о т л и ч аю ц е е с я тем, что, с целью расширения диапазона частот при сохра. нении точности измерения, в него в.„SU,,»1100574 А дени второй делитель частоты, элемент ИЛИ, ступенчатый делитель частоты, коммутатор. формирователь импульсов и счетчик номера интервала, причем второй и третий выходы блока управления соединены соответственно с первым и вторым входами второго делителя частоты, выход которого связан с вторым входом накопительного счетчика и первым входом элемента ИЛИ, второй вход которого соедие нен с выходом первого делителя частоты, а выход элемента ИЛИ подключен к входу управления переписью кода второго делителя частоты, информационные входы которого соединены с информааионными виходами е старших раз- 9

Сй рядов и -разрядного регистра хранения кода, выход первого частотного датчика соединен с входом ступенчатого делителя частоты, выходы"которо-С го подключены к сигнальным входам коммутатора, выход которого подклю- Я .чен к входу формирователя импульсов и к второму входу преобразователя ,периода частоты в двоичный код. вы- М® ход которого соединен с третьим вхо- р а дом блока управления. пятый выход . ®" которого подключен к третьему входу (, . эапоминающего устройства и к входу (д управления переписью регистра хранения кода. а шестой выход соединен с входом обнуления преобразователя пе- афа риода частоти в двоичный код, входом обнуления ступенчатого делителя час-. тоти и входом обнуления счетчика номера интервала, выходы которого подсоединены к четвертому входу за-,) поминающего устройства и управляющему входу коммутатора, выход формирователя импульсов связан с четвертым входом блока управления, седьмой выход которого подключен к входу счетчика номера интервала.

1100574

Изобретение относится к электроизмерительной технике и предназначено для измерения отношения двух частот.

Известно устройство для измерения отношения частот, содержащее, програм- 5 мный блок, входные формирователи импульсов, кварцевый генератор, временные селекторы, формирователи временных интервалов, умножители частоты, блок памяти, счетчик импульсов, !9 индикатор и Регистрирующее устройство, процесс измерения в котором заключается в подсчете числа импульсов частоты Г!, попадающих в интервал, пропорциональный десяти периодам !5 частоты FZ Г12.

Недостатком данного устройства является невысокое быстродействие, особенно в области низких и инфранизких частот.

Наиболее близким к предлагаемому по технической сущности является устройство для измерения отношения частот, содержащее делитель частоты и накопительный счетчик, причем первый вход делителя частоты связан с

его выходом и входом накопительного счетчика, последовательно соединенные генератор образцовой частоты, блок управления и блок запоминания. последовательно соединенные первый частотн.<й датчик и преобразователь периода в код, второй частотный датчик, выход которого соединен с вто. Рым входом блока управления, второй выход последнего подключен Й второ- Ç5 му входу делителя частоты. третий выход блока управления соединен с третьим входом делителя частоты и с вторым входом накопительного счетчика, выход которого соединен с вто- 49 рым входом блока запоминания, а выход преобразователя периода в код подключен к четвертому входу делителя частоты.

Процесс измеРения отношения за- 45 ключается в измерении периода Т„ частоты первого частотного датчика с помощью преобразования периода в код и последующем делении число-импульсного кода периода T частоты. второго частотного датчика на код. хранящийся в Регистре преобразователя периода в код, в течение интервала т . C23

° результат измерения подсчитывает- 55 ся накопительным счетчиком в соответствии с Формулой у,т

К Ф вЂ”

<<,р где К.! — коэффициент пропорциональности. между кодом, сформированным в преобразователе периода в код. и периодом первого частотного датчиками 65 — частота генератора образо цовой частоты.

Недостатком известного устройства является невысокая точность при измерении отношений частот близких к единице, так как коэффициент пропорциональности К=1,/М„трудно сделать достаточно большим, потому что верхний предел f ограничен быстродействием элементной базы; а нижний предел К„ — необходимой точностью при измерении периода Т< первого частотного датчика, обеспечивая заданную точность в узком диапазоне изменения измеряемых частот.

Цель изобретения — расширение диапазона частот при сохранении точности измерения.

Поставленная цель достигается тем, что в устройство для измерения отношения частот, содержащее последовательно соединенные генератор образцовой частоты, блок управления и запоминающее устройство, а также первый частотный датчик, пре- . образователь периода частоты в двоичный код, информационные выходы которого соединены с первыми входами регистра хранения кода, информационные выходы которого подключены к информационным входам первого делителя частоты, выход которого подключен,к его входу управления переписью кода. второй частотный датчик. выход которого соединен с вторым входом блока управления, второй вы-, ход последнего подключен к втооому . входу первого делителя частоты, третий выход блока управления соединен с третьим входом первого делителя частоты и с первым входом накопительного счетчика, выход которого соединен с вторым входом запоминающего устройства, четвертый выход. блока управления соединен с первым входом преобразователя периода частоты в двоичный код. введены второй делитель частоты, элемент ИЛИ. ступенчатый делитель частоты, коммутаТор. формирователь импульсов и счетчик номера интервала. причем второй и третий выходы блока управления соединены соответственно с первым и вторым входами второго делителя частоты. выход которого связан с вторым входом накопительного счетчика и с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого делителя частоты, а выход элемента ИЛИ подключен к входу управления переписью кода второго делителя частоты, информационные входы которого соединены с информационными выходами m старших Разрядов

15 выход 19 — с первым входом преобра: зователя 1 периода частоты в двоичный код, информационные входы делителя 7 частоты соединены с информационними выходами регистра 2 хранения кода, выход накопительного счетчика 8 связан с вторым входом запоминающего устройства 9, первый вход которого соединен с первым выходом

18 блока б управления, второй выход

16 блока б управления связан с вторым входом делителя 7 частоты и первым входом второго делителя 10 частоты, третий выход 17 блока 6 управления соединен с третьим входом делителя 10 частоты, пятый выход 20 блока б управления подключен. к третьему входу запоминающего устройства и к входу управления переписью кода регистра 2 хранения кода, информационные выходы rn старших раз:

35 рядов которого связаны с информационными входами делителя 10 частоты, выход которого подключен к второму входу накопительного счетчика 8 и первому входу элемента 11 ИЛИ, вто40 Рой вход котоРого связан с выходом делителя 7 частоты и его входом управления переписью кода, выход элемента 11 .ЛИ подключен к входу

l управления переписью кода второго делителя 10 частоты, выход накопительного счетчика 8 подключен к вто-. рому входу запоминающего устройства, выход первого частотного датчика 3 связан с входом ступенчатого делителя 12 частоты, выходы которого подключены к сигнальным входам коммутатора 13, выход которого соединен с входом формирователя 14 импульсов и вторым входом преобразователя 1 периода частоты в двоичный код, выход формирователя 14 импульсов связан с четвертым входом 24 блока б управления. шестой выход 22 которого соединен с входами обнуления преобразователя 1 периода частоты

60 в двоичный код, ступенчатого делителя 12 частоты и счетчика 15 но мера интервала, выход которого подключен к управляющему входу коммутатора 13 и четвертому входу sano, 65 минающего устройства 9. а .вход счетчены к сигнальным входам коммутатора, выход которого подключен к входу формирователя импульсов и к второму входу преобразователя периода частоты в двоичный код, выход которого соединен с третьим входом блока управления, пятый выход которого подключен к третьему входу запоминающего устройства и к входу управления переписью регистра хранения кода, а шестой выход соединен с входом обнуления преобразователя периода частоты в двоичный код, входом обнуления ступенчатого делителя частоты и входом обнуления счетчика но-, мера интервала, выходы которого подсоединены к четвертому входу запоминающего устройства и управляющему входу коммутатора, выход формирователя импульсов связан с четвертым входом блока управления, седьглой выход которого подключен к входу счетчика номера интервала.

Сущность изобретения заключается в разбиении частотного диапазона первого частотного датчика на ряд поддиапазонов таким образом, что . верхняя граничная частота каждого поддиапазона в два раза выше нижней граничной частоты, Заполнение импульсами опорной частоты1О„ счетчика преобразователя периода в код осуществляется в течение одного периода частоты „ первого частотного датчика для первого частотного интер вала, в течение двух периодов частоты — для. второго интервала, в

1 течение четырех периодов — для треть его интервала,..., в течение 2 пе риодов — для f-.го интервала.

Кроме того, вводится дополнительный делитель для изменения алгоритма деления число-импульсного кода периода Т частоты второго частотного датчика на код, хранящийся в регистре хранения кода.

На фиг.1 представлена схема уст"ройства: на фиг,2 — схема блока управления.

Устройство содержит преобразователь 1 периода частоты в двоичный код, регистр 2 хранения кода, первый частотный датчик 3, второй частотный датчик 4, генератор 5 образцовой частоты, блок б управления, первый делитель 7 частоты, накопительный счетчик 8, запоминающее устройство

9, второй делитель 10 частоты, элемент ИЛИ 11, ступенчатый делитель 12 частоты, коммутатор 13, формирователь 14 импульсов, счетчик 15 номера интервала.

На Фиг.1 и 2 обозначены выходы

16-22 блока б управления и его вхо,ди 23-24.

Блок б управления (фиг.21 содергжит формирователь 25, элемент ИЛИ 26 элемент 27 задержки. формирователи 28 и 29, элементы И 30, делитель 31 г частоты, ключ 32, элемент HE 33, ключ 34, элемент 35 задержки, элемент ИЛЙ 36.

В устройстве для измерения отношения частот информационные выходы преобразователя 1 соединены с информационными входами регистра 2 хранения кода, первый вход блока 6 управления соединен с выходом генератора

5 образцовой частоты, второй вход соединен с выходом второго частотного датчика 4, третий вход 23 связан с выходом преобразователя 1 периода частоты в двоичный код, четвертйй

1100574 чика 15 номера интервала связан с седьмым выходом 21 блока б управления.

Устройство работает следующим образом.

В начальный момент после подачи команды "Старт" блок б управления с выхода 17 выдает команду установки нулевое состояние делителей 7 и 10 частоты и накопительного счетчика

8, а также команду с выхода 22 для установки в нулевое положение ступенчатого делителя 12 частоты. счет чика 15 номера интервала и преобра зователя 1 периода частоты в двоичный код. Ступенчатый делитель 12 частоты состоит из к-1 триггеров. на выходах которых наблюдаются импульсы с периодом 2, 4T:,.....27„ и длительностью соответственно Т

2Т 2" "Т„. Начало всех импульсов синхронизировано во времени.

При поступлении первого импульса частоты f с выхода первого частотного датчика 3 на вход ступенчатого делителя 12 частоты его выходные сигналы переходят иэ нулевого уровня в единичный. Сигнал .с первого выхода .ступенчатого делителя 12 частоты через коммутатор 13 поступает на вход преобразователя 1 периода частоты в двоичный код, разрещая счет импульсбв частоты% „, поступающих с выхода 19 блока б управления.

Коммутатор 13 подключает на вход преобразователя 1 периода частоты в двоичный код тот из его сигнальных входов, соединенных с соответствующим выходом ступенчатого делителя

12 частоты, который соответствует состоянию счетчика 15 номера интервала, т.е. при нахождении счетчика

15 в нулевом состоянии на выход коммутатора подается сигнал с его первого входа.

Число К, определяющее число поддиапаэонов частоты находят из выражения

-1=eht 6О где Я вЂ” максимальная и мини1 In a 3(l 1 hler h мальная частоты датчика 3.

При поступлении второго импульса частоты f, на ступенчатый делитель

12 частотй на его первом выходе сигнал переходит иэ состояния "1" в состояние "0", который проходит на выход коммутатора 13 и далее на формирователь 14 импульсов. Формирователь 14 импульсов формирует по заднему Фронту входного импульса короткий импульс который поступает на вход 24 блока б управления, сигналиэируя об окончании первого измерительного интервала.

На вход 23 блока б управления по= ступает сигнал с преобразователя 1 периода частоты в двоичный код о состоянии разрядов преобразователя

1. Если число, набранное к этому времени в счетчике преобразователя 1

fo й1(—,то блок б управления подает

1mIh с выхода 21 импульс на счетчик 15

10 номера интервала, прибавляя единицу к содержимому счетчика 15. Выходной сигнал счетчика 15 поступает на управляющий вход коммутатора 13, который подключает к входу преобраэо15 вателя 1 периода частоты в двоичный код второй выход ступенчатого делителя 12 частоты, поддерживая единичный уровень выходного сигнала коммутатора 13 еще в течение одного пери20 ода частоты „,Импульсы частотой f будут поступать на вход преобразователя 1 периода частоты в двоичный код с выхода 19 блока б управления в течение еще одного периода часто25 ты, При поступлении третьего импульса частоты на вход ступенчатого делителя 12 .частоты на выходе коммутатора 13, соединенном с вторым выходом ступенчатого делителя 12 час-. тоты, сигнал переходит из состояния

"1" в "0". Формирователь 14 импульсов выдает на вход 24 блока б управления короткий импульс, сигнализирующий об окончании второго измери-, тельного интервала. На вход 23 бло-. ка б управления поступает сигнал с преобразователя 1 периода частоты в двоичный код о состоянии разрядов

40 преобразователя 1. Если код. набранный к этому времени в преобразоваЕа

1 теле 1. и в этом случае 1 2f „, „ го и

° 1ЬМ содержимому счетчика 15 номеоя ин45 тервала пРибавляется еще единица. и импульсы опорной частоты продолжают поступать на вход преобразователя 1 частоты периода в двоичный код .еще в течение 2 периодов Т„.

Работа устройства продолжается аналогично до тех пор, пока после окончания i --ro интервала код. зафиксированный в преобразователе 1. периода частоты в двоичный код. бу

55. дет соответствовать неравенству

М,» — тогда после перехода вы О1

1lhjn J ходного сигнала ковачутатора 13 из единичного состояния в нулевое пре60 обраэователь 1 периода частоты в двоичный код прекращает счет импульсов частоты Е 1 с выхода 19 блока б управления. а блок б управления выдает с выхода 20 команду на вход управления переписи регистра

1100574!

При поступлении первого импульса частоты Ю2 после того, как в регистре

2 хранения кода записан код периода ф) частоты о1(1„ „ <Е „ а 2Е„,.„,с выхода

16 блока б управления йоступают импульсы частоты fo на вычитающие входы делителей 7 и 10 частоты. Делитель

10 частоты имеет разрядность m(m < n), 2 хранения кода и переписывает содержимое счетчика 15 номера интервала в запоминающее устройство 9.

Таким образом, частотный диапазон частотного датчика 3 делится на К поддиапазонов и на вход преобразо- 5 вателя 1 периода частоти в двоичный код поступают импульсы Е „в течение времени

Т с с 1

1 топ гете T

2 1 с х 1юах т.е. в регистре 2 хранения кода хранится код N„=fa„jf„,. соответствующий частоте Ео Е„/2;,где — целое число i с К; ол о. (N1(—

24„щ,„", ю,.

Число i записывается в запоминающее устройство 9 в момент записи кода N в регистр 2 хранения кода. После записи кода К в регистр 2 с ,выхода 25 блок б управления подает команду. установки.в нулевое состояние счетчика 15 номера интервала и

-преобразователя 1 периода частоты в двоичный код. Далее работа продолжается аналогичным образом периоди чески переписываются код в регистр

2 хранения кода и код счетчика 15 номера интервала в запоминающее устройство 9.

Делители 7 и 10 изначально установлены в нулевое состояние и тем самьпл подготовлены. к записи в них кода К„ из регистра 2 хранения кода.

Делитель 7 частоты имеет разрядность такую же, как и регистр 2 хранения кода. Делитель 10 частоты имеет разрядность, где m

1

На входы блока б управления посту-50 пают импульсы f .от генератора 5 образцовой частоты, на основании которых блок б управления вырабатывает опорные частоты f „ И Е, и им пульсы частоты f2 - от второго частот55 ного .датчика 4. поэтому он обнуляется раньше. Импульс обнуления с его выхода поступает на вход накопительного счетчика 8 и на вход элемента 11 ИЛИ, проходит через него на вход управления переписью кода делителя 10 частоты, устанавливая в делителе 10 частоты код, соответствующий в старшим разрядам кода И . На вычитающий вход делителя 10 частоты продолжают поступать импульсы частотой Ео, периодически его обнуляя и приписывая единицу к содержимому накопительного счетчика

8. В какой-то момент .окажется обнуленным делитель 7 частоты. Импульс обнуления с его выхода поступает на его вход управления переписью кода

Nq и на вход элемента 11 ИЛИ. проходит через него на вход управления переписью кода делителя 10 .частоты. устанавливая его в состояние. соответствующее М старшим разрядам кода

Таким образом. число обнулений делителя 10 частоты уменьшается на число обнулений делителя 7 частоты.

При поступлении второго импульса частоты 2 на блок б управления блок управления выдает команду с выхода 18 на запоминающее устройство

9 для запоминания кода накопительного счетчика 8, Затем импульс с выхода

17 .обнуляет делители 7 и 10 частоты накопительный счетчик 8. Далее устойство работает аналогично рассмотренному.

Обозначая: К вЂ” код, хранящийся в регистре 2 хранения кода,К в число импульсов, поступающее йа вход делителей 7 и 10 частотыр

К =М /Й вЂ” отношение кодов М вЂ”

3 чйсло импульсов, сосчитанное накопительным счетчиком 8 Й, — код, соответствуюг ий m старшим разрядам кода К, ф К" — код, соответствующий младшим разрядам кода N, имеем о

Ил=а„2+a „2 +.„+a 2+и 2 е и< В m1 о, "л2 +с 2 +...+a 2

n» m

N2= 3 оу

2 где d> - код -го разряда двоичного счетчика.

3а К равенства чисел Й„ и К число обнулений делителя 10 частоты уменьшается на величину N Кл ;число, о зафиксированное в накопительном счетчике 8 будет

N - N М„N N -N N N - N"

3 N N< 3 р .1 1

1100574

10 е 2 +«2 +.-+а 2 +а 2 +... +а 2-а l2" " д 2 и-1 n-m е-1, о

Nl=g h -1 " вчем ь-а- " о, 1

3 3 или

ct„2 +a><2 -"+ +a 2а оиру о о и =2ю л о2 2

Получаем

% О1 2 о 1 (4 1 —, где Ф=М2

2 2 или 2 +м 2 i;..+a и-в и-в

З Э с, 2 ...е-1 „,, Э а и-1 +- -+ р-m

Таким образом, в запоминанием устройстве 9 хранится код, пропорциональный отношению частот 4 и

Е1„=Х ;„ 2%„,.„(5@и число 1, определяю)р шее масштабный коэффициент И

Введение второго делителя частоты, элемента ИЛИ, ступенчатого дели-. теля частоты, коммутатора, hopMmpoвателя импульсов и счетчика позволило расширить диапазон частот, величина отношения которых измеряется.

1100574

Составитель В.Новоселов

Редактор П.Макаревич Техред М.Надь

Корректор O,Билак, филиал ППП "Патент", г. ужгород, ул. Проектная, 4

Заказ 4576/35 Тираж 711 Подписное

ВНИИПИ государственного комитета, СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5