Ячейка однородной трассирующей сети

Ячейка однородной трассирующей сети

Иллюстрации

Показать все

Реферат

 

1. ЯЧЕЙКА ОДНОРОДНОЙТРАССИРУЩЕЙ СЕТИ, содержащая первый приемньй блок, блок памяти направлений, формирователь маркера, ортогональный формирователь сигналов обратной е-вязи, ортогональный формирователь сигналов возбуждения, блцк запоминания начальных условий, причем информационные входы первого приемного блока соединены с группой ортогональных входов ячейки для сигналов возбуждения, выходы первого приемного блока соединены с ортогональными входами возбуждения блока памяти направлений соответственно , вход сигнала сброса блока памяти направлений сое; -кен с входом сброса ячейки, входом сброса блока запоминания -начальных условий и входом сброса формирователя маркера, первая и вторая группы ортогональных.выходов блока памяти направлений соединены с информационными входами ортогональных формирователей сигналов возбуждения и обратной связи соответственно , вторая группа выходов блока памяти направлений соединена с группой выходов ячейки запоминания ортогональных направлений, группы выходов ортогональных формирователей сигналов обратной связи и возбуждения подключены к группам вьшодов ячейки ортогональных сигналов обратной связи и сигналов возбуждения соответственно , группа выходов ортогонального формирователя сигналов обратной связи подключена к группе входов ор .тогональных сигналов обратной связи формирователя маркера соответственно, выход которого соединен с выходом ячейки сигнала маркера, выходы блока запоминания начальных условий сигналов начального возбуждения и источника обратной связи соединены с одноименными входами формирователя маркера , выход сигнала источника обратной связи блока запоминания начальных условий подключен к выходу ячейки 9 сигнала источника обратной связи,входы |сл ячейки сигналов общего запрета и установок признака начального возбуждения , признака конца распространения сигналов возбуждения и индивидуаль- . ного запрета соединены с одноименными входами блока запоминания начальных условий, отличающаяся тем, что, с целью расширения области применения за счет возможности оперативной перестройки схемы для работы с различными сетками разрешенных О5 О) направлений и переменными значениями, ограничений на число перекрестий, ячейка содержит регистр, второй nptieMHbtfi блок, диагональные формирователи сигналов обратной связи и возбуждения , формирователь сигналов разрешения работы, причем входы регистра подключены к группе информационных входов фиксации трасс ячейки, выходы регистра подключены к информационным входам формирователя сигнала разрешения работы соответственно, группа управляющих входов выбора

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК з(5р G 06 F 7/00

, лр ; Д 1Р

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblYHA (21) 3393208/18-24 (22) 11.02. 82 (46) 30.06.84. Бюл. й- 24 (72) Л.Т. Новиков и P.Â. Тверицкий (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

Р 583438, кл. С 06 F 7/00, 1973.

2. Авторское свидетельство СССР

Ф 670934, кл. С 06 F- 7/00, 1977 (прототип). (54)(57) 1. ЯЧЕЙКА ОДНОРОДНОЙ ТРАССИРУКМЦЕЙ СЕТИ, содержащая первый приемный блок, блок памяти направлений, формирователь маркера, ортогональный формирователь сигналов обратной евязи, ортогональный формирователь сигналов возбуждения, блок запоминания начальных условий, причем информационные входы первого приемного блока соединены с группой ортогональных входов ячейки для сигналов возбуждения, выходы первого приемного блока соединены с ортогональными входами возбуждения блока памяти направлений соответственно, вход сигнала сброса блока памяти направлений сое,- .нен с входом сброса ячейки, входом сброса блока запоминания начальных условий и входом сброса формирователя маркера, первая и вторая группы ортогональных.выходов блока памяти направлений соединены с информационными входами орто-. гональных формирователей сигналов возбуждения и обратной связи соответственно, вторая группа выходов блока памяти направлений соединена с группой выходов ячейки запоминания ортогональных направлений, группы выходов ортогональных формирователей сигналов обратной связи и возбуждения подключены к группам выходов ячейки,,SU„„1100616 A ортогональных сигналов обратной связи и сигналов возбуждения соответственно, группа выходов ортогонального формирователя сигналов обратной связи подключена к группе входов ор.тогональных сигналов обратной связи формирователя маркера соответственно, выход которого соединен с выходом ячейки сигнала маркера, выходы блока запоминания начальных условий сигналов начального возбуждения и источника обратной связи соединены с одноименными входами формирователя маркера, выход сигнала источника обратной связи блока запоминания начальных условий подключен к выходу ячейки Я сигнала источника обратной связи, входы ячейки сигналов общего запрета и установок признака начального возбуждения, признака конца распространения сигналов возбуждения и индивидуаль- . ного запрета соединены с одноименными входами блока запоминания начальных условий, отличающаяся тем, что, с целью расширения области применения за счет возможности оперативной перестройки схемы для работы с различными сетками разрешенных направлений и переменными значениями, ограничений на число перекрестий, ячейка содержит регистр, второй приемный блок, диагональные формирователи сигналов обратной связи и воз", буждения, формирователь сигналов разрешения работы, причем входы ре- юВ гистра подключены к группе информационных входов фиксации трасс ячейки, выходы регистра подключены к информаР ционным входам формирователя сигнала разрешения работы соответственно, группа управляющих входов выбора

1100616 перекрестий которого подключена к группе входов управления выбора перекрестий ячейки соответственно, выход формирователя сигнала разрешения работы подключен к входу разрешения работы блока памяти направлений, вход разрешения работы ортогоналей ячейки подключен к входач настройки первого приемного блока и ортогональных формирователей сигналов обратной связи и возбуждения, вход разрешения работы диагоналей ячейки подключен к входам настройки второго приемного блока и диагональных формирователей сигналов обратной связи .и возбуждения, входы ячейки диагональных сигналов возбуждения соединены с информационными входами второго приемного блока .соответственно, входы ячейки диагональных сигналов обратной связи соединены с входами блока памяти направле— ний соответственно, выходы ячейки сигналов запоминания диагональных направлений соединены с первой группой выходов блока памяти направлений и информационными входами диагонального формирователя сигналов обратной связи соответственно, выходы ячейки диагональных сигналов возбуж— дения и обратной связи подключены к вь|ходам диагональных формирователей сигналов обратной связи и возбуждения соответственно, выходы диагонального формирователя сигналов обратной связи соединены с входами диагональных сигналов обратной связи формирователя маркера соответственно, выход сигнала о переходе в возбужденное состояние ячейки соединен с одноименным выходом блока памяти направлений, вход тактирующего импульса которого соединен с входом тактирующего импульса ячейки, входы ортогональных сигналов обратной связи блока памяти направлений соединены с одноименными входами ячейки соответственно, входы сигналов запрета, начального возбуждения и источника обратной связи блока памяти направлений соединены с одноименными выходами блока запоминания начальных условий соответственно; вход сигнала признака возбуждения которого соединен с одноименным выходом блока памяти направлений и входами признака ортогонального и диагонального формирователей сигналов возбуждения, выход блока памяти направлений сигнала признака обратной связи подключен -к входам признака ортогонального и диагонального формирователей сигналов обратной связи, вторая группа диа гонал ьных выходов блока памяти направлений соединена с информационными входами диагонального формирователя сигналов возбуждения, выход блока памяти.направлений сигнала открытия подключен к входам признака первого и второго приемных блоков. 1

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что первый И второй приемные блоки содержат каждый четыре элемента И,.причем их первые входы соединены с информационными входами блока, выходы соединены с информационными выходами блока, вторые входы элементов И соединены с входом, настройки блока, третьи входы элементов И подключены к входу признака блока.

3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что ортогональные и диагональные .формирователи сигналов обратной связи и возбуждения содержат каждый четыре элемента И, причем их первые входы соединены с информационныМи входами формирователя, выходы соединены с информационными выходами формирователя, вторые входы элементов И соединены с входом настройки на направление формирователя, третьи входы элементов И подключены к входу признака формирователя.

4. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок памяти направлений содержит регистр запоминания ортогональных направлений, регистр запоминания диагональных направлений, три элемента ИЛИ, два элемента И, элемент НЕ и элемент задержки, причем входы установки в единичное состояние разрядов регистров запоминания ортогональных и диагональных .направлений соединены с ортогональными и диагональными входами сигналов возбуждения блока соответственно, входы установки разрядов регистров в нулевое состояние соединены с входом сигнала сброса блока, нулевые выходы разрядов регистров соединены с выходами сигналов обратного кода ортогональных и диагональных направлений блока соответственно, единичные выходы .разрядов регистров соединены с .выходами сигналов прямого кода ортогональных и диагональных направлений блока соответственно, входы первого

1100б элемента ИЛИ соединены с группами входов установки в единичное состояние разрядов регистров запоминания ортогональных и диагональных направлений, выход первого элемента ИЛИ соединен с выходом сигнала о переходе в возбужденное состояние блока, входы с первого по восьмой второго элемента

ИЛИ соединены с единичными выходами разрядов регистров запоминания ортогональных и диагональных направлений, девятый вход элемента ИЛИ соединен с входом сигнала начального возбуждения блока, а выход первого элемента

ИЛИ соединен с входами .элемента задержки и первого элемента И, второй вход которого соединен с входом так тирующего импульса блока, выход пер-. вого элемента И соединен с выходом признака возбуждения блока, выход элемента задержки через элемент НЕ подключен к первому входу второго элемента И, второй и третий входы которого соединены с входами запуска и запрета блока, а выход соединен с выходом сигнала открытия блока, входы третьего элемента ИЛИ соединены с ортогональными и диагональными входами сигналов обратной связи блока, выход третьего элемента ИЛИ соединен с выхЬдом признака обратной связи блока..

5. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что формирователь маркера состоит из элемента ИЛИ и триггера, причем первый и второй входы элемента ИЛИ соединены с входами сигналов начального возбуждения и источника обратной связи формирователя, входы с третьего.по шестой и с седьмого по десятый подключены к входам ортогональных и диагональных сигналов обратной связи формирователя соответственно, выход элемента

ИЛИ соединен с входом установки в единичное состояние триггера, второй вход которого подключен к входу сигнала, сброса формирователя, а выход триггера подключен к выходу сигнала маркера формирователя. !

6. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что формирователь сигнала разрешения работы состоит из сумматора, дешифратора, первого, второго и .третьего элементов

ИЛИ, первого, второго и третьего элементов И, причем входы сумматора соединены с информационными входами формирователя, выходы сумматора сое1б динены с входами дешифратора, первый выход которого соединен с первым входом третьего элемента ИЛИ, второй, третий и четвертый выходы дешифратора соединены с первыми входами первого, второго и третьего элементов И, вторые входЫ первого и второго элементов И подключены к выходам первого и второго элементов ИЛИ соответственно, первый вход выбора перекрестий формирователя подключен к первому входу первого элемента ИЛИ, второй вход выбора перекрестий формирователя соединен с вторым входом первого элемента HJIH и первым входом второго элемента ИЛИ, третий вход выбора перекрестий формирователя соединен с третьим входом первого элемента ИЛИ, вторым входом второго элемента ИЛИ и вторым входом третьего элемента И, выходы первого, второго и третьего элементов И подключены к второму, третьему и четвертому входам третьего элемента ИЛИ, выход которого соединен с выходом сигнала разрешения формирователя.

7. Устройство по п.1, о т л и ч а юще е с я тем, что блок запоминания начальных условий состоит из первого, второго, третьего и четвертого триггеров и элементов И, ИЛИ, НЕ, причем входы для установки в единичное состояние первого, второго и третьего триггеров соединены с входами установки признака начального возбуждения, индивидуального запрета, признака конца распространения блока соответственно, входы установки в нулевое состояние всех триггеров соединены с входом сигнала сброса блока, вход -установки в единичное состояние четвертого триггера подключен к выходу элемента И, единичный выход первого триггера соединен с выходом сигнала начального воз- буждения блока, единичный выход второго триггера подключен к первому входу элемента ИЛИ, единичный выход третьего триггера соединен с первым входом элемента И, единичный выход четвертого триггера соединен с выходом сигнала источника обратной связи блока, второй вход элемента

ИЛИ подключен к входу сигнала общего запрета блока, второй вход элемента И соединей с входом признака возбуждения блока, выход элемента ИЛИ через элемент НЕ соединен с выходом сигнала запрета блока.

I »оо

Изобретение относится к области цифровой вычислительной техники и

: предназначено для использования в системах автоматизированного проектирования монтажно-коммутационных сое5 динений.

Известна ячейка однородных сетей, содержащая блок обработки входных сигналов, блок запоминания признака конечной точки, блок запрета распро- 10 странения волны, блоки элементов И

И-НЕ и ИЛИ-НЕ f1) .

Недостатками известной ячейки являются зависимость качества результатов работы трассирующего устройства 15 от случайного распределения скоростей работы элементов ячейки и ориентации ячейки на определенный вид . технологии.

Наиболее близкой по технической сущности к изобретению является ячейка однородной сети, содержащая элементы ИЛИ, группу элементов ИЛИ, первую, вторую и третью группы элементов И, используемая в качестве элемента трассирующей сети. Ячейка состоит из блоков приема входных сигналов возбуждения, запоминания источника возбуждения, формирования выходных сигналов возбуждения, передачи сигналов обратной связи, определения принадлежности к множеству трасс, запоминания начальных условий трассировки.

616 2 и третьим входом блока определения принадлежности к множеству трасс.

Вторая группа выходов блока sanoминания начальных условий соединена с первой группой входов блока передачи сигналов обратной связи.

Второй и третий входы блока формирования выходных сигналов возбуждения подключены соответственно к второму и третьему выходам блока запоминания начальных условий, четвертый вход — к третьему входу ячейки, а группа выходов — к первой группе выходов ячейки.

Второй вход блока передачи сигналов обратной связи подключен к чет вертому выходу блока запоминания начальных условий и шестому выходу ячейки, третья группа входов блока передачи сигналов обратной связи соединена с второй группой входов ячейки, а группа выходов — с первой группой входов блока определения принадлежности к множеству трасс и четвертой группой выходов ячейки.

Второй вход блока определения при/ ,:надлежности к множеству трасс соединен с третьим входом блока запоминаI ния начальных условий, а выход — с пятым выходом ячейки.

Входы блока запоминания начальных условий с первого по пятый подключены соответственно к входам ячейки с четвертого по восьмой (2) .

Второй вход ячейки запоминания .источников возбуждения соединен с пятым входом ячейки, вторым входом блока запоминания начальных условий

Первая группа входов блока приема входных сигналов возбуждения соединена с первой группой входов ячейки, второй и третий входы блока подключены к первому и второму выходам бло ка запоминания начальных условий 4О трассировки, четвертая группа входов соединена с первой группой выходов блока запоминания источников возбуж-. дения, второй группой выходов ячейки и первой группой входов блока фор-45 мирования выходных сигналов возбуждения. Первая группа выходов блока приема входных сигналов подключена к первой группе входов блока sanoминания источников возбуждения, второй выход блока приема входных сигналов соединен с третьим выходом ячейки.

Недостатками известного решения являются воэможность проведения через ячейку только одной трассы, в то вре-. мя как ряд технологий (многослойный печатный монтаж, тонкопроволочный монтаж и т.д.) дают возможность проводить через один дискрет платы с заданными координатами два и более проводников, электрически не связанных между собой, и невозможность перестройки ячейки при смене технологических параметров (работа на ортогональной и диагональной сетках, изменение ограничений на число проводников, проходящих через дискрет рабочего поля).

Цель изобретения — расширение области применения путем оперативной перестройки схемы ячейки для работы с различными сетками разрешенных направлений и с переменными значениями ограничений на число перекрестий, приводящей к моделированию волновых. 1100616 процессов с учетом различных конструктивно-технологических условий.

Поставленная цель достигается тем, что в ячейку однородной трассирующей сети, содержащую первый приемный блок,s блок памяти направлений, формирователь маркера, ортогональный формиро- ватель сигналов обратной связи, ортогональный формирователь сигналов возбуждения, блок запоминания начальных условий, причем, информационные входы первого приемного блока соединены с группой ортогональных входов .ячейки сигналов возбуждения, выходы первого приемного блока соединены с орто-1 гональными входами, возбуждения блока памяти направлений соответственно, вход сигнала сброса блока памяти направлений соединен с входом сброса ячейки, входом сброса блока запоминания начальных условий и входом ,сброса формирователя маркера, первая и вторая группы ортогональных выходов блока памяти направлений соединены с ийформационными входами ортого-

25 нальных формирователей сигналов возбуждения и обратной связи соответственно, вторая группа выходов блока памяти направлений соединена с группой выходов ячейки запоминания ортогональных направлений, группы выходов ортогональных формирователей сигналов обратной связи и возбуждения подключены к группам выходов ячейки ортогональных сигналов обратной связин, и сигналов возбуждения соответственно, группа выходов ортогонального формирователя сигналов обратной связи подключена к группе входов ортогональных сигналов обратной связи 4О формирователя маркера соответственно, выход которого соединен с выходом ячейки сигнала маркера, выходы . блока запоминания начальных условий сигналов начального возбуждения и ис-45точника обратной связи соединены с

1 одноименными входами формирователя . маркера, выход сигнала источника обратной связи блока запоминания

50 начальных условий подключен к выходу ячейки сигнала источника обратной связи, выходы ячейки сигналов общего запрета и установок признака начального возбуждения, признака конца распространения сигналов возбуждения

$5 и индивидуального запрета соединены

1 с одноименными входами блока запоми" нания начальных условий, введены регистр, второй приемный блок, диагональные.формирователи сигналов обратной связи и возбуждения, формирователь сигнала разрешения работы, причем входы регистра подключены к группе информационных входов фиксации трасс ячейки, выходы регистра подключены к информационным входам формирователя разрешения работы соответственно, группа управляющих входов вы.бора перекресний которого подключена к группе входов управления выбора перекрестий ячейки .соответственно, выход формирователя сигнала разрешения работы подключен к входу разрешения работы блока памяти направлений, вход разрешения работы ортогоналей ячейки подключен к .входам настройки первого приемного блока и ортогональных формирователей сигналов обратной связи и возбуждения, вход разрешения работы диагоналей ячейки подключен к входам настройки второго приемного блока и диагональных формирователей сигналов обратной связи и возбуждения, входы ячейки диагональных сигналов возбуждения соединены с информационными входами второго приемного блока соответственно, входы ячейки диагональных сигналов обратной связи соединены с входами блока памяти направлений соответственно, выходы ячейки сигналов запоминания диагональных направ лений соединены с первой группой выходов блока памяти направлений и информационными входами диагонального формирователя сигналов обратной связи соответственно, выходы ячейки диагональных сигналов возбуждения и обратной связи подключены к выходам диагональных формирователей сигналов обратной связи и возбуждения соответственно, выходы диагонального формирователя сигналов обратной связи соедииены с входами диагональных сигналов обратной связи формирователя маркера соответственно, выход сигнала о переходе в возбужденное состояние ячейки соединен с одноименным выходом блока памяти направлений, вход тактирующего импульса которого соединен с входом тактирующего импульса ячейки, входы ортогональных сигналов обратной связи блока памяти направлений соединены с одноименными входами ячейки соответственно, входы сигналов запрета, начального возбуждения и источника обратной связи блока памяти направле5 1100 ний соединены с одноименными выходами блока запоминания начальных условий соответственно, вход сигнала приз- нака возбуждения которого соединен с одноименным выходом блока памяти 5 направлений и входами признака ортогонального и диагонального формирователей сигналов возбуждения, выход блока памяти направлений сигнала приз" яака обратной связи подключен. к входам признака ортогонального и диагонального формирователей сигналов обратной связи, вторая группа диагональных выходов блока памяти направлений соединена с информационными входами 15 диагонального формирователя сигналов возбуждения, выход блока памяти направлений сигнала открытия подключен к входам признака первого и второго приемных блоков. 20

Первый и второй приемные блоки ячейки содержат каждый по четыре элемента И, причем их первые входы в каждом блоке соединены с информационными входами блока, выходы соединены 2S с информационными выходами блока, вторые входы элементов И соединены с входом настройки блока, третьи входы элементов И подключены к входу признака блока. 30

Ортогональные и диагональные формирователи сигналов обратной связи и возбуждения содержат каждь и по четыре элемента И, причем их первые входы соединены с информационными входами формирователя, выходы соединены с информационными выходами формирователя, вторые входы элементов И соединены с входом настройки на направление формирователя, третьи входы40 элементов И подключены к входу признака формирователя.

Блок памяти направлений ячейки содержит регистр запоминания ортогональных направлений, регистр запоминания диагональных направлений, три элемента ИЛИ, два элемента И, элемент

НЕ и элемент задержки, причем входы установки в единичное состояние разрядов регистров запоминания ортогональ1 ных и диагональных направлений соединены с ортогональными и диагональными входами сигналов возбуждения блока соответственно, входы установки разрядов регистров в нулевое состояние соединены с входом сигнала сброса блока, нулевые выходы разрядов регистров соединены с выходами сигналов

616 6 обратного кода ортогональных и диагональных направлений блока соответственно, единичные выходы разрядов регистров соединены с выходами сигналов прямого кода ортогональных и диагональных направлений блока соответственно, входы первого элемента

ИЛИ соединены с группами входом установки в единичное состояние разрядов регистров запоминания ортогональных и диагональных направлений, выход первого элемента ИЛИ соединен с выходом сигнала о переходе в возбужденное состояние блока, входы с первого по восьмой второго элемента ИЛИ соединены с единичными выходами разрядов регистров запоминания ортогональных и диагональных направлений, девятый вход элемента ИЛИ соединен с входом сигнала начального возбуждения блока, а выход первого элемента ИЛИ соединен с входами элемента задержки и первого элемента И, второй вход которого соединен с входом тактирующего импульса блока, выход первого эле" мента И соединен с выходом признака возбуждения блока, выход элемента задержки через элемент НЕ подключен к первому входу. второго элемента И, второй и третий входы которого соединены с входами запуска и запрета блока, а выход соединен с выходом сигнала открытия блока, входы третьего элемента ИЛИ соединены с ортогональными и диагональными входами сигналов обратной связи блока, выход третьего элемента ИЛИ соединен с выходом признака обратной связи блока.

Формирователь маркера ячейки состоит из элемента ИЛИ и триггера, причем первый и второй входы элемента

ИЛИ соединены с входами сигналов начального возбуждения и источника обратной связи формирователя, входы с третьего по шестой и с седьмого по десятый подключены к входам ортогональных и диагональных сигналов обратной связи формирователя соответственно, выход элемента ИЛИ соединен с входом установки в единичное состояние триггера, второй вход которого подключен к входу сигнала сброса формирователя, а выход триггера подключен к выходу сигнала маркера формирователя.

Формирователь сигнала разрешения работы состоит из сумматора, дешифратора, первого, второго и третьего

11006 элементов HJM, первого, второго и третьего элементов И, причем входы сумматора соединены с информационными входами формирователя, выходы сум" матора соединены с входами дешифратора, первый выход которого соединен с первым входом третьего элемента

ИЛИ, второй, третий и четвертый выходы дешифратора соединены с первы ми входами первого, второго и третье- to го элементов И, вторые входы первого и второго элементов И подключены к выходам первого и второго элементов

ИЛИ соответственно, первый вход выбора перекрестий формирователя подклю. чен к первому входу йервого элемента

ИЛИ, второй вход выбора перекрестий формирователя соединен с вторым входом первого элемента ИЛИ и гервым входом второго элемента ИЛИ, третий 20 вход выб ора перекре с тий формироват еля, соединен с третьим входом первого элемента ИЛИ, вторым входом второго элемента ИЛИ и, вторым входом третьего элемента И, выходы дервого, второго и третьего элементов И подключены к второму, третьему и четвертому входам третьего элемента ИЛИ, выход которого соединен с выходом сигнала разрешения формирователя.

Блок запоминания начальных условий ячейки состоит из первого, второго, третьего и четвертого триггеров и элементов И, ИЛИ, НЕ, причем входы для установки в единичное сос- тояние первого, второго и третьего триггеров соединены с входами установки признака начального возбуждения, индивидуального запрета, признака конца распространения блока соот40, ветственно, входы установки в нулевое состояние всех триггеров соединены с входами сигнала сброса блока, вход установки в единичное состояние четвертого триггера подключен к вы45 ходу элемента И, единичный выход первого триггера соединен с выходом сигнала начального возбуждения блока, единичный выход второго триггера полключен к первому входу элемента ИЛИ, 50 единичный выход третьего триггера соединен с первым входом элемента И, единичный выход четвертого триггера соединен с выходом сигнала источника обратной связи блока, второй вход элемента ИЛИ подключен к входу сигнала общего запрета блока, второй вход элемента И соединен с входом признаl6 8 ка возбуждения блока, выход элемента

ИЛИ через элемент HE соединен с выходом. сигнала запрета блока.

На фиг. 1 представлена блок-схема ячейки; на фиг. 2 — схема регистра; на фиг. 3 — формирователь сигнала разрешения работы; на фиг. 4 — блок запоминания начальных условий; на фиг. 5 †. формирователь маркера; на фиг. 6 — блок памяти направлений; на фиг. 7 — пример реализации ортогональных и диагональных формирователей сигналов возбуждения и обратной связи, .а также первого и второго приемных блоков.

Структурная схема ячейки (фиг. 1) содержит регистр 1, формирователь 2 сигнала разрешения работы, блок 3 запоминания начальных условий, формирователь 4 маркера, блок 5 памяти направлений, первый 6, второй 7 приемные блоки, ортогональный формирователь 8 сигналов обратной связи, ортогональный формирователь 9 сигналов возбуждения, диагональный формирователь 10 сигналов обратной связи, диагональный формирователь, 11 сигналов возбуждения.

Соединение ячейки с соседними ячейками сети и устройством управления сетью осуществляется с помощью групповых и одиночных входов и выходов: групп 12 и 13 входов фиксации трасс и выбора перекрестий соответственно входов 14 для установки признака начального возбуждения, индивидуального .запрета 15, признака конца распространения 16, входов 17 общего запрета, сброса 18, выхода 19 источника сигналов обратной связи, группы ортогональных входов 20 сигналов возбуждения,.входа 21 сигнала разрешения работы ортогоналей, группы диагональных входов 22 сигналов возбуждения, входа 23 сигнала разрешения работы диагоналей, групп 24 и 25 выходов для диагональных и ортогональных 25 сйгна" лов запоминания направлений соответственно, выхода 26 для сигнала о переходе ячейки в возбужденное состояние, группы входов для ортогональных 27 и диагональных 28 сигналов обратной связи, групп выходов для ортогональных 29 и диагональных 30 сигналов обратной связи, групп выхо" дов для ортогональных 31 и диагональных 32 сигналов возбуждения, входа

1 100

33 для тактирующего импульса и выхода 34 маркера.

Информационные входы первого приемного блока соединены с группой входов 20 ячейки, а выходы его подключены к ортогональным входам воз-. буждения блока 5. Вход сигнала сброса блока 5 соединен с входом 18 ячейки и входами сброса блока 3 и формирователя 4. Первая и вторая группы 1р ортогональных выходов блока 5 соединены с информационными входами формирователей 9 и 8 соответственно, причем вторая группа ортогональных выходов блока 5 соединена также с группой выходов 25 ячейки. Группы выходов формирователей 8 и 9 подключены к группам 29 и 31 выходов соответственно, причем выходы формирователя 8 соединены также с входами ортогональ-ур ных сигналов обратной связи формирователя 4, выход которого соединен с выходом 34 ячейки, а входы сигна— лов начального.возбуждения и источника обратной связи подключены к 25 одноименным выходам блока 3, причем вход сигнала источника обратной связи формирователя 4 соединен также с выходом 19 ячейки. Входы блока 3 для сигналов установки признаков начальноГо возбуждения, индивидуального запрета, конца распространения и сигнала общего запрета соединены с входами 14 — 17 ячейки соответственно.

Входы регистра 1 соединены с вхо35 дами 12 ячейки, а выходы его соединены с информационными входами формирователя 2, группа управляющих входов которого соединена с группой входов 13 ячейки, а выход подключен 40 к входу разрешения работы блока 5.

Вход 2 1 ячейки соединен с входами настройки блока 6 и формирователей

8 и 9, вход 23 ячейки подключен к входам настройки блока 7 и формиро- 4 вателей 10 и 11.

Входы 22 ячейки соединены с информационными входами блока 7,, входы

28 ячейки соединены с входами блока

5 для диагональных сигналов обратной 5 связи, Выходы 24 ячейки соединены с второй группой диагональных выходов блока 5 и информационными входами формирователя 10, группы выходов 30 и 32 ячейки подключены к выходам фор. 5 мирователей 10 и 11 соответственно, причем выходы 30 ячейки соединены также с группой входов диагональных

616 10 си,налов обратной связи формирователя 4. Выход 26 ячейки соединен с выходом блока 5 для сигнала о переходе в возбужденное состояние, вход так— тирующего импульса блока 5 соединен с входом 33 ячейки, группа входов блока 5 для ортогональных сигналов обратной связи соединена с входами

27 ячейки, входы сигналов запрета, начального возбуждения и источника обратной связи блока 5 соединены с одноименными выходами блока 3 соответственно; вход сигнала признака возбуждения блока 3 подключен к одноименному выходу блока 5 и входам приз— нака формирователей 9 и 11.

Выход блока 5 для сигнала признака обратной связи подключен к входам признака формирователей 8 и 10; первая группа диагональных выходов блока

5 соединена с информационными входами формирователя 11; выход блока 5 для сигнала открытия подключен к входам признака блоков 6 и 7.

Регистр 1 (фиг. 2) содержит триггеры 35-42, на входы которых заведена группа входов ячейки 12, а единичные выходы триггеров образуют группу 43 выходных сигналов регистра.

Формирователь 2 сигнала разрешения работы (фиг. 3) состоит из сумматора 44 числа единиц в регистре, дешифратора 45, элементов ИЛИ 46-48 и элементов И 49-51 ° Первая группа входов формирователя 2 соединена с группой 43 выходных сигналов регистра, вторая — с группой входов 13 ячейки. Эта группа состоит из сигна- лов разрешения одного, двух или трех перекрестий (входы 52, 53 и 54 соответственно). Единственным выходом формирователя 2 является выход 55 сигнала разрешения. Отсутствие разрешающих сигналов на всех входах 5254 одновременно означают, что схема должна работать при запрещенных перекрестиях (в одном слое). Разрешающий сигнал на выходе 55 вырабатывается только при соответствии сигналов на входах 52-54 количеству единиц в регистре (см. табл. 1).

Схема блока 3 запоминания начальных условий (фиг. 4) состоит из триггеров 56 начального возбуждения, индивидуального запрета 57 признака конца распространения 58 и индикации конца. распространения 59, элементов ИЛИ 60, И 61, НЕ 62. На входы

11 11006 блока заведения сигналы с входов 1418 ячейки и сигнал 63 с выхода блока

5. Первый выход блока 64 соединен с первым входом формирователя 4. Второй выход блока 65 соединен с входом блока 5.: Третий выход блока соединен с выходом 19 ячейки.

Формирователь 4 маркера (фиг. 5) состоит из элемента ИЛИ 66 и триггера индикации маркера 67. На первый вход элемента ИЛИ заведен сигнал с выхода 64 блока 3. Входы с второго по пятый и с шестого по девятый соединены соответственно с группами выходов 29 и 30 ячейки, десятый вход подключен к выходу 19 ячейки.

Вход гашения триггера 67 соединен с входом 18,ячейки, единичный выход триггера соединен с выходом 34 ячейки.

Блок 5 памяти направлений (фиг.6) содержит триггеры 68-75 для восьми направлений, элементы ИЛИ 76, 77 и 78, элементы И 79 и 80, элемент 81 задержки, элемент НЕ 82. В блок поступают и из блока выводятся общие сигналы ячейки 18, 19, 26, 27 и 28. Кроме того, в блок поступают группы сигналов с выходов блоков 6 и 7 (входы

83-86 и 87-90 соответственно). Нулевые выходы 91-94 и 95-98 ортогональ- зо ных 68-71 и диагональных 72-75 триггеров образуют группы выходов . блока 5, сигналы с которых поступают на информационные входы формирователей 8 и 10. Единичные выходы 99-102

35 и 103-106 триггеров 68-71 и 72-75 сое. диняются с группами выходов ячейки

25 и 24 соответственно. На входы

107 и 108 блока 5 заведены сигналы с выхода 55 формирователя 2 и выхода 4О

65 блока 3. В